| 发明名称 |
METHOD AND APPARATUS FOR GENERATING CIRCUIT TEST DATA AND CIRCUIT FAILURE SIMULATION TEST METHOD |
| 摘要 |
|
| 申请公布号 |
JPH07260896(A) |
申请公布日期 |
1995.10.13 |
| 申请号 |
JP19940046630 |
申请日期 |
1994.03.17 |
| 申请人 |
FUJITSU LTD;FUJITSU LSI TECHNOL KK |
发明人 |
TSUDA HIDETAKA |
| 分类号 |
G01R31/28;G01R31/3183;G06F17/50;(IPC1-7):G01R31/318 |
主分类号 |
G01R31/28 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
