| 主权项 |
1.一种用于电信系统中线路终端的介面电路(IF),至 少具 有两个介面终端(AS1,AS2),每一介面终端(AS1,AS2)至 少具一电路装置(SE1,SE2),其中在各情况下电路装置 ( SE1,SE2)控制关连介面终端(AS2,AS1)的电流(I2′,I1 ′)或电压信号为另一介面终端(AS1,AS2)电流(I1′,I2 ′)与电压信号(U1,U2)的函数,其方式为个别介面终 端( AS2,AS1)的电流(I2′,I1′)与电压信号(U2,U1)互相 为一预定关系,其特征在于:各电路装置(SE1,SE2)具 一 类比计算机电路(AR1,AR2)有两个控制输入(E11,E12, E21,E22)与一个低输出阻抗输出,而于:两个控制输入 ( E11,E12,E21,E22)在各情况下均互相经一测试阻抗(Z1 ,Z2)相比为较高,并连至介面终端(AS1,AS2),在于: 在各情况下电路装置(SE1,SE2)的另一控制输入(E12, E22)连至另一电路装置(SE2,SE1)的输出(A2,A1),并在 于:类比计算机电路(AR1,AR2)以一适当方式构建而在 各 情况下于其输出(AR1,AR2)可获致一电压信号(UA1,UA2) ,此电压信号等于其连至介面终端(AS1,AS2)之控制输 入 (E11,E21)的电压信号(U1,U2)与二控制输入(E11,E12 ,E21,E22)间电压(I1.Z1,I2.Z2)之和,各情况下均 乘以一特定因数。2.如申请专利范围第1项之介面 电路,其特征在于:为实 现电位准转换,其中一电路装置(SE2)的乘数因数为 另一 电路装置(SE1)乘数因数的倒数。3.如前述申请专利 范围其中任一项之介面电路,其特征为 :乘数因数为1。4.如前述申请专利范围第1或2项之 介面电路,其特征为: 其中一电路装置(SE1)的测试阻抗(Z1)等于另一电路 装置( SE2)的测试阻抗(Z2)。5.如前述申请专利范围第1或2 项之介面电路,其特征为: 为实现阻抗转换,其中一电路装置(SE1)的测试阻抗( Z1) 之値与另一电路装置(SE2)的测试阻抗(Z2)之値不同 。6.如前述申请专利范围第1或2项之介面电路,其 特征为: 在各情况下以一欧姆电阻器作为测试阻抗(Z1,Z2)。 7.如前述申请专利范围第1项之介面电路,其特征在 :至 少设有一介面终端(AS2)以作双线路(L1,L2)之对称信 号 传输,在于:在各情况下对应之测试阻抗(Z2,Z1)以每 一 线路一测试阻抗(Z21,Z22)实现,其値为全部値以算术 考 虑之一半大小,并在于:类比计算机电路(AR2)构建成 连 至终端(E211,E212,E221,E222),依照信号互相关连, 以适当方式形成电压和[1/2.UA1-[-1/2.UA1]]以及电压 値I21.Z21与I22.Z22。8.如前述申请专利范围第1或2项 之介面电路,其特征为: 至少一类比计算机电路(AR1)具一对称输出(A11,A12) 。9.如申请专利范围第8项之介面电路,其特征在于 :为实 现对称输出(A11,A12),在一部分输出(A11)获致一部分 信号(1/2.UA1),等于上游类比计算机电路非对称信号 电 压(UA1)的一半,并在于:在另一部分输出(A12)获致一 相 同的部分信号(-1/2.UA1),但藉助一反相器(1NV)而反相 ,有一负号。10.如前述申请专利范围第1或2项之介 面电路,其特征为 :一减法器电路作为类比计算机电路(AR1,AR2)。11.如 申请专利范围第10项之介面电路,其特征为:该减 法器电路的输入为经不同加权的。12.如申请专利 范围第11项之介面电路,其特征为:被减 数之输入对于减数之输入以因数2加权。13.如前述 申请专利范围第1项之介面电路,其特征在于: 至少一类比计算机电路(AR2)有二输入(E21,E22),均具 二输入终端(E211,E221,E212,E222)以获致对称信号, 并在于:为实现类比计算机电路(AR2),设有一减法器 电 路具二反相与二非反相输入。14.如前述申请专利 范围第1,2,7或13项之介面电路,其特 征为:至少一介面终端(AS1,AS2)在信号路径上以至少 一 电容与直流电压隔离之方式形成。图示简单说明: 图1表示本发明基本构造之电路方块图。 图2为一电路方块图。 图3为依照图1之部分配置。 |
