发明名称 Circuit arrangement for a level converter from TTL input signals to ECL output signals.
摘要
申请公布号 EP0464245(B1) 申请公布日期 1995.10.11
申请号 EP19900112782 申请日期 1990.07.04
申请人 SIEMENS AKTIENGESELLSCHAFT 发明人 OEZOGUZ-GEISSLER, NEDIM, DIPL.-ING.
分类号 H03K19/003;H03K3/013;H03K3/0233;H03K3/2897;H03K19/018;(IPC1-7):H03K3/289 主分类号 H03K19/003
代理机构 代理人
主权项
地址