| 摘要 |
La présente invention concerne un dispositif prévu notamment pour effectuer le traitement de l'algorithme de Viterbi. L'algorithme de Viterbi est défini par sa longueur de contrainte de valeur n+1 et ses 2n états associés à des suites de bits, le traitement ayant pour objet l'estimation d'une suite initiale de bits b(i), à partir d'une suite transmise résultant d'une opération de transmission effectuée sur la suite initiale. Le dispositif comprend un processeur et un opérateur prévu pour établir la métrique maximale au rang r de l'état Ej dénommée Metr(Ej), pour r supérieur à n, et le (r-n)nième bit de la suite correspondant à cette métrique, à partir de valeurs d'entrées que sont les métriques maximales au rang r-1 des états E2k et E2k+1 notées Metr-1(E2k) et Metr-1(E2'k+1), et les probabilités conditionnelles en rapport auxdits états E2k, E2k+1 que le rième bit des suites associées à ces états ait une valeur déterminée dénommées Pr(b(r)=O/E2k) et Pr(b(r)=O/E2k+1) par exemple, k étant égal à 2j pour tout j inférieur à 2n-1 et valant 2(j-2n-1) pour tout j supérieur ou égal à 2n-1, de sorte que Metr(Ej) prenne la valeur de la plus grande des deux expressions suivantes, la première étant Metr-1(E2k) + Pr(b(r)=O/E2k) et la seconde étant Metr-1(E2k+1) + Pr(b(r)=O/E2k+1).
|
