| 主权项 |
1.一种半导体记忆装置,具备有:第1信号线和第2信号线,用来输出对应到记忆器单元之资料之电位;放大电路,被输入有上述第1信号线和第2信号线之电位,第1信号线之电位为比第2信号线之电位高第1指定电压以上之第1位准,上述之第1信号线之电位为比第2信号线之电位低第2指定电压以上之第2位准,用来输出阅读资料;等化信号产生电路,用来接受位址信号,依照该位址信号之变化,从第3位准变成第4位准,依照第1信号线和第2信号线之电位差之绝对値是上述第1指定电压或第2指定电压,用来形成第3位准藉以输出等化信号;和信号线等化信号,被连接在上述之第1信号线和第2信号线,用来接受上述之等化信号,当该等化信号为第3位准时,就对上述之第1信号线和第2信号线电位进行等化,当上述之等化信号为第4位准时,就中止对上述第1信号线和第2信号线之电位之等化。2.一种半导体记忆装置,具备有:第1信号线和第2信号线,用来输出对应到记忆器单元之资料之电位;放大电路,被输入有上述第1信号线和第2信号线之电位,第1信号线之电位为比第2信号线之电位高第1指定电压以上之第1位准,上述之第1信号线之电位为比第2信号线之电位低第2指定电压以上之第2位准,用来输出阅读资料;等化信号产生电路,具有:位址变化检测电路,用来接受位址信号,依照该位址信号之变化,用来输出位址变化信号,该位址变化信号具有2进値之位准,在指定之期间从一方之位准朝向另外一方之位准变化;第1信号产生电路,用来接受上述之位址变化信号和经由本身输出之第1信号之延迟电路之延迟信号,依照上述位址变化信号之从一方之位准朝向另外一方之位准之变化,促成该第1信号从一方之位准朝向另外一方之位准变化,随着上述延迟信号之上述第1信号之从一方之位准朝向另外一方之位准之变化,促成所输出之第1信号具有2进値之位准从另外一方之位准朝向该一方之位准变化;和第2信号产生电路,用来接受上述之位址变化信号和第1信号,当位址变化信号成为该一方之位准而且该第1信号成为另外一方之位准时,等化信号就从第3位准变成第4位准,当第1信号成为该一方之位准时,等化信号就从第4位准变成第3位准,以此方式输出等化信号;信号线等化电路,被连接在上述之第1信号线和第2信号线,用来接受上述之等化信号,当该等化信号为第3位准时,就进行上述第1信号线和第2信号线之电位之等化,当上述之等化信号为第4位准时,就中止上述第1信号线和第2信号线之电位之等化;和行解码器,被连接在多个字线,用来接受上述之第1信号,当该第1信号为另外一方之位准时就使上述之字线全部成为接地电位。3.一种半导体记忆装置,具备有:第1信号线和第2信号线,各依指定方向延伸,被配置成并排,用来输出对应到记忆器单元之资料之电位;多个信号线对偶,依上述之指定方向之垂直方向延伸,由对应到上述之第1信号线之第3信号线和对应到上述之第2信号线之第4信号线所形成,沿着上述之指定方向,经由连接电路,依照连接信号来连接和非连接对应之第1信号线和第2信号线;放大电路,被输入有上述第1信号线和第2信号线之电位,第1信号线之电位为比第2信号线之电位高第1指定电压以上之第1位准,上述之第1信号线之电位为比第2信号线之电位低第2指定电压以上之第2位准,用来输出阅读资料;等化信号产生电路,用来输出第1等化信号和第2等化信号,该第1等化信号具有2进値之位准,在位址信号之变化经过指定期间之后,从一方之位准变化成另外一方之位准,该第2等化信号是在该第1等化信号从一方之位准变化成另外一方之位准之后,就从第3位准变化成第4位准,依照第1信号线和第2信号线之电位差之绝对値是在上述之第1指定电压或第2指定电压之那一方,用以形成第3位准;第1信号线等化电路,分别被设在上述之信号线对偶,用来接受上述之第1等化信号,当该第1等化信号为上述之一方之位准时,就使第3信号线和第4信号线之电位等化,当该第1等化信号为另外一方之位准时,就停止该等化;和第2信号线等化信号,被连接在上述之第1信号线和第2信号线,用来接受上述之第2等化信号,当该等2等化信号为第3位准时,就使第1信号线和第2信号线之电位等化当该第2等化信号为第4位准时,就停止该等化。4.一种半导体记忆装置,具备有:第1信号线和第2信号线,各依指定方向延伸,被配置成并排,用来输出对应到记忆器单元之资料之电位;多个信号线对偶,依上述之指定方向之垂直方向延伸,由对应到上述之第1信号线之第3信号线和对应到上述之第2信号线之第4信号线所形成,沿着上述之指定方向,经由连接电路,依照连接信号来连接和非连接对应之第1信号线和第2信号线;放大电路,被输入有上述之第1信号线和第2信号线之电位,第1信号线之电位为比第2信号线之电位高第1指定电压以上之第1位准,上述之第1信号线之电位为比第2信号线之电位低第2指定电压以上之第2位准,用来输出阅读资料;等化信号产生电路,用来输出第1等化信号和第2等化信号,该第1等化信号具有2进値之位准,在资料读出时为其一方之位准,在资料写入时用来接受从一方之位准变化成另外一方之位准之写入信号和位址信号,依照写入信号之从另外一方之位准变化成该一方之位准,于指定期间使该第1等化信号从一方之位准变化成另外一方之位准,在资料读出时则使其成为该一方之位准,该第2等化信号是当上述之写入信号在该一方之位准时,依照上述位址信号之变化从第3位准变成第4位准,根据第1信号线和第2信号线之电位差之绝对値是在上述之第1指定电压和第2指定电压之那一方,藉变成第3位准,而且资料写入时,依照上述位址信号之变化,从第3位准变成第4位准,用来接受写入信号之从另外一方之位准变成该一方之位准,藉以输出从第4位准变成第3位准之第2等化信号;第1信号线等化电路,分别被设在上述之信号线对偶,用来接受上述之第1等化信号,当该第1等化信号为上述之另外一方之位准时,就使第3信号线和第4信号线之电位等化,当该第1等化信号为该一方之位准时,就停止该等化;和第2信号线等化电路,被连接在上述之第1信号线第2信号线,用来接受上述之第2等化信号,当该第2等化信号为第3位准时,就使第1信号线和第2信号线之电位等化,当该第2等化信号为第4位准时,就停止该等化。图示简单说明:图1是电路图,用来表示本发明之实施1。图2是时序图,用来表示本发明之实施1之动作。图3是电路图,用来表示本发明之实施2。图4是电路图,用来表示本发明之实施2之动作。图5是电路图,用来表示本发明之实施3。图6是时序图,用来表示本发明之实施3之动作。图7是电路图,用来表示本发明之实施4。图8是本发明之实施例4之等化信号产生电路之电路图。图9是电路图,用来表示本发明之实施4之动作。图10是电路图,用来表示本发明之实施5。图11是时序图,用来表示本发明之实施5之动作。图12是电路图,用来表示习知之半导体记忆装置。 |
