发明名称 可组合式类比至数位转换器
摘要 1.创作说明:本创作源于目前市上的类比至数位转换器种类繁多,制作原理也呈百家争鸣,但大抵上的共同点是:皆已合成为固定位数的积体电路,使用上甚乏弹性。而本创作则可将A/D分解至每个位元〈bit〉,且每个位元内的线路完全相同(如图一),如此一来,在一积体电路内,便可制成数个相同之单元;而当使用者要使用类比至数位转换器时,便可依据需要之位元数自由弹性组合而成一适用之转换器。2.申请专利范围:(1)为可组合式类比至数位转换器位元单位内的动作原理。(如图三,图四)(2)以内容完全相同的位元单位来组合成数位位元的类比至数位转换器。(如图一,二)
申请公布号 TW258401 申请公布日期 1995.09.21
申请号 TW083213113 申请日期 1994.09.09
申请人 陈裕隆 发明人 陈裕隆
分类号 H03M1/12 主分类号 H03M1/12
代理机构 代理人
主权项 1. 可组合式类比数位转换器(以下简称A/D)主要系由与位元数目相同数目的位元单位所组成,其特征是所有的位元单位之内容完全相同。2. 如申请专利范围第1项所述之一种由完全相同的位元单位所组成的A/D,其中位元单位的内容系由一个类比比较器,一个类比2倍减法器,一个可受数位信号控制的开关(其接点有三点a,b,c;当控制信号为1,则c连接a,当控制信号为0,则c连接b),一个预定中类比输入信号最大准位的2分之1的信号(以下简称Vmax/2),一个上级的类比输出(以下简称Nin),一个该级的数位输出(以下简称Nout),一个该级的类比输出(以下简称<N-1>in),零准位(以下简称GND),共同组成。3. 如申请专利范围第1项所述之一种由完全相同的位元单位所组成的A/D,其中位元单位内的各元素的连接方式系由Nin连接到该级的类比2倍减法器的正端输入及该级类比比较器的正端输入,类比比较器的输出即为Nout,Nout连接到开关的控制端,Vmax/2连接到类比开关的a端,GND连接到类比开关的b端,c端连接类比2倍减法器的负端输入,而类比2倍减法器的输出即为<N-1>in所以每一级的数位输出Nout,皆是该级类比输入Nin与Vmax/2以类比比较器比较之结果;当Nin准位大于Vmax/2,则Nout为1,当Nin准位小于Vmax/2,则Nout为0。而该级的类比输出<N-1>in(即是下一级类比输入),为该级的类比输入减[该级位元输出乘Vmax/2]所得差额的两倍,以数学式子表示则为:<N-1>in=(Nin-Nout*Vmax/2)*24. 如申请专利范围第1,2,3项所述之一种由完全相同的位元单位所组成的A/D,其中各位元单位间的连接方式系由较高位元单位的类比输出连接次级位元单位的类比输入,而最高位元单位(MSB)的类比输入则连接到待测类比信
地址 桃园巿慈文路二六六号七楼之二