| 主权项 |
1.一种具有休眠模式功能之电脑装置,系属于具有: 资料 输入部、及 中央处理装置,该中央处理装置若在一定时间内没 有从上 述资料输入部来的输入资料时,将会输出第1控制 讯号、 及 休眠模式控制电路,该休眠模式控制电路系当上述 中央处 理装置输出上述第1控制讯号时,将会输出第2控制 讯号、 及 时钟产生电路,系可分别产生第1时脉及第2时脉、 及 时钟产生电路,该时钟控制电路系当上述休眠模式 控制电 路输出上述第2控制讯号时,便将供给到上述中央 处理装 置的时脉,由令上述中央处理装置以正常速度作动 的第1 时脉切换到令上述中央处理装置以低速作动的第2 时脉; 且在一定时间内上述资料输入部没有输入资料时, 便执行 休眠功能之形态的电脑装置,其特征为:具有: 用以存放经由上述资料输入部而输入的禁止休眠 功能的资 料之记忆部;及 当上述记忆部中被设定有禁止休眠功能的资料时, 便禁止 从上述休眠模式控制电路输出上述第2控制讯号之 闸电路 ; 而即使在于一定时间内并没有资料从上述资料输 入部被输 入,亦禁止执行前述休眠功能者2.如申请专利范围 第1项之电脑装置,其中上述时钟控制 电路具有当上述休眠模式控制电路输出了上述第2 控制讯 号时,将供给到上述中央处理装置的时脉从上述第 1时脉 切换成第2时脉之闸电路者。图示简单说明: 第1图系本创作之实施例相关的电脑装置的构成之 方块图 ; 第2图系本创作的实施例相关的休眠模式控制单元 的具体 构成之方块图; 第3图系本创作的实施例相关的中央处理单元(CPU) 的周边 电路的构成之方块图; 第4图系本创作的实施例相关的时钟控制电路之具 体构成 之方块图。 第5图系用以说明本创作的实施例之作动的流程图 ; |
