| 主权项 |
1.一种组合积体电路封装之方法,包含有:直接在积体电路晶粒之有效电路区上形成接合片,该结合片所形成之区包括该晶粒之周围之外的位置,该结合片与直接在该结合片下的该积体电路晶粒中之选择的电路元件形成电传导接触,将该积体电路晶粒黏着至一引线框,该引线框具有接点区域用以结合至该晶粒之对应的结合片,将该晶粒结合至该引线框之该黏着包括至少在对应于该结合片和该接点区域的位置,施加一传导性黏着材料至该晶粒和该引线框之至少之一,将该晶料安装至该引线框之上,使得对应的结合片和接点区域精准地配合,以及固化该传导性黏着材料。2.如申请专利范围第1项之方法,其中,形成该结合片包括:至少在该积体电路晶粒之该有效电路区之上设置一电绝缘材料薄层,穿过该绝缘层到达该积体电路晶粒之该选择的电路元件而蚀刻通孔,以及在与该选择的电路元件接触的该通孔之中,以及在位于直接在该通孔邻近之上和之中的该绝缘薄层之顶部上的结合片区之中,设置电传导材料。3.如申请专利范围第1项之方法,其中,该传导性黏着材料为一种Z轴环氧树脂。4.如申请专利范围第1项之方法,其中,该引线框具有与其接合的装置,用以在与该接点区域配合对应中精准地定位该晶粒。5.如申请专利范围第1项之方法,其中,固化该传导性黏着材料包括:加热该被安装的晶粒和引线框至125℃与175℃间之温度,并且均匀地施加少于275kpa(40psi)的压力至该被安装的晶粒和引线框大约50秒的时间。6.如申请专利范围第1项之方法,更包含将该具有该积体电路晶粒的引线框安装于一晶片封装之中,以该晶片封装之外部引线电耦合至该引线框之该接点区域。7.一种组合积体电路封装之方法,包含有:至少在一积体电路晶粒之有效电路区上设置一电绝缘材料薄层,以及穿过该绝缘薄层到达该积体电路晶粒中之选择的电路元件而蚀刻通孔,在与该选择的电路元件接触的该通孔之中,以在位于直接在该通孔邻近之上和之中的该绝缘薄层之顶部上的结合片区之中,设置电传导材料,以在直接在该晶粒之该有效电路区之上的该结合片区之中形成结合片,该结合片藉由该通孔中的该电传导材料,而与直接位于该结合片之下的该晶粒中的该选择的电路元件造成电传导接触,将结合片位于基中的该结合片区包括该积体电路晶粒之周围之外的区域,施加一传导性黏着材料至该晶粒和一引线框之至少之一,该引线框具有接点区域用以结合至该晶粒之对应结合片,该传导性着剂至少被施加至对应于该结合片和该接点区域的位置,将该晶粒安装至该引线框之上,使得对应的结合片和接点区域精准地配合,固化该传导性黏着材料,使得该晶料被黏着至该引线框,以及将该具有该积体电路晶粒的引线框安装于一晶片封装之中,使得该晶片封装之外部引线被电耦合至该引线框之该接点区域。8.如申请专利范围第7项之方法,其中,该传导性黏着材料为一种Z轴环氧树脂。9.如申请专利范围第7项之方法,其中,该引线框具有与其接合的装置,用以在与该接点区域配合对应中精准地定位该晶粒。10.如申请专利范围第7项之方法,其中,固化该传导性黏着材料包括:加热该被安装的晶粒和引线框至125℃与175℃间之温度,并且均匀地施加少于275kpa(40psi)的压力至该被安装的晶粒和引线框大约50秒的时间。11.一种积体电路封装,包含有:一积体电路晶粒,其具有结合片被直接形成于该积体电路晶粒之有效电路区之上,至少一个结合片被置于该积体电路晶粒之周围之外的区域,该结合片系与直接位于该积体电路晶粒中的该结合片之下的选择的电路元件电传导接触,以及一引线框,其具有接点区域形成于其上对应于该结合片的位置,该积体电路晶片以一传导性黏着材料黏着至该引线框,使得该晶粒上该结合片之位置精准地配合于该引线框上该对应的接点区域之位置。12.如申请专利范围第11项之封装,更包含一具有外部引线的晶片封装,该具有该积体电路晶粒的引线框和该金属引线被安装于该晶片封装之中,该晶片封装之该外部引线被电耦合至该引线框之该接点区域。13.如申请专利范围第11项之封装,其中,该积体电路晶粒在至少该有效电路区之上具有一电绝缘材料薄层设置于其上,该绝缘材料薄层具有通孔在其中,其向下延伸至该积体电路晶粒中之该选择的电路元件,该结合片由电传导材料所形成,其被设置于与该选择的电路元件接触的该通孔之中,以及直接位于该通孔邻近之上和之中的结合片区中的该电绝缘材料薄层之顶部之上。14.如申请专利范围第11项之封装,其中,该黏着材料为一种Z轴环氧树脂。图示简单说明:图1为先前技艺之积体电路之俯视图。图2为依照本发明而组合成一积体电路封装之积体电路晶粒之俯视图。图3为本发明之积体电路之一部份之侧剖面图,其系以晶粒之结合片为中心,与晶粒所黏着的引线框之对应部份接合。图4为本发明之积体电路封装所安装的晶粒及引线框组合 |
