| 主权项 |
5.如申请专利范围第1项之方法,所述稀土元素系由 钕、 镧、钐、镨、镝、铽、钬、铒、铥、镱、镏、钇 、其混合 物、以及美铈合金所组成之镧系中选出。6.如申 请专利范围第1项之方法,其中将氢扩散及将氢去 附之各步骤系于500℃至1000℃范围内之高温实施。 7.如申请专利范围第1项之方法,其中所述主要磁相 主要 由(Nd@ss1@ss-@ssxR@ssx)@ss2Fe@ss1@ss4B构成,式中R 为镧、钐、镨、镝、铽、钬、铒、铥、镱、镏、 及钇中之 一或多种,而X为0至1。8.如申请专利范围第7项之方 法,其中所述主要磁相主要 由正方形Nd@ss2Fe@ss1@ss4B构成。9.如申请专利范围第 7项之方法,其中将氢扩散及将氢去 附之各步骤约于900℃至950℃范围内之温度实施。 10.如申请专利范围第8项之方法,其中所述粉末含 有至少 一由钴、铌、钒、钼、钛、锆、铬、钨、及其混 合物所组 成集团中选出之耐火元素以将Nd@ss2Fe@ss1@ss4B晶粒 之 二次再结晶作用减至最小。11.如申请专利范围第7 项之方法,其中所述粉末含有至少 一由铜、铝、及镓所组成集团中选出之晶粒周界 改性剂以 增高所述粉末之矫顽磁性。12.如申请专利范围第1 项之方法,尚包含: 使所述异向性粉末经历一磁场以形成一磁性粉末 之步骤, 其中所述磁性粉末具有一约大于7k0e之本质矫顽磁 性。13.如申请专利范围第1项之方法,其中形成所 述大致球状 粉末之步骤包含钝气雾化作用。14.如申请专利范 围第1项之方法,其中所述大致球状粉末 具有一约小于150微米之平均粒径。15.如申请专利 范围第1项之方法,其中所述大致球状粉末 具有一约在10微米至150微米范围内之平均粒径。16 .如申请专利范围第1项之方法,其中所述大致球状 粉末 具有一约在10微米至70微米范围内之平均粒径。17. 一种形成磁异向性粉末之方法,所述方法包含下列 各 步骤: 藉钝气雾化作用形成一具有一主要磁相及约小于 200微米 之平均粒径之大致球状粉末,所述粉末系由至少一 得自铁 系之元素、至少一稀土元素、以及硼所组成; 于高温将氢以一足以使所述主要磁相不均衡(不成 比例)化 之量扩散入所述大致球状粉末内; 在真空下将该不均衡化之粉末加热使所述氢去附; 使该去氢之粉末与一合宜黏合剂混合以形成一由 各粉末粒 子分散于所述黏着剂内所构成之混合物;以及 在一磁场内将所述混合物内之各粉末粒子排列及 磁化。18.如申请专利范围第17项之方法,其中该方 法在该去附 步骤后及该混合步骤前尚包含: 将该去氢之粉末加热以增高该粉末之本质矫顽磁 性之步骤 。19.如申请专利范围第17项之方法,其中在所述粉 末内之 各再结晶晶粒次分割成多数个别之磁域。20.如申 请专利范围第19项之方法,其中各所述磁域具有 一小于0.5微米之平均粒径。21.如申请专利范围第 17项之方法,其中该不均衡化粉末 保持如受雾化粉末之大致球体形状及约小于200微 米之平 均粒径。22.如申请专利范围第17项之方法,其中所 述大致球状粉 末具有一约小于150微米之平均粒径。23.如申请专 利范围第17项之方法,其中所述大致球状粉 末具有一约在10至70微米范围内之平均粒径。24.一 种黏结磁铁,包含: 多数大致球状之粒子,主要由至少一得自铁系之元 素、至 少一稀土元素、以及硼所组成,各所述粒子均为磁 异向性 、经磁化、且经排列;以及 一黏着剂,将各所述粒子聚结于所述黏结磁铁内, 所述磁 铁具有一超过7 k0e之本质矫顽磁性。25.如申请专 利范围第24项之磁铁,其中各所述磁性粒子 包括多数再结晶晶粒。26.如申请专利范围第25项 之磁铁,其中在各所述粒子内 之各所述再结晶晶粒将各所述粒子次分割成多数 平均尺寸 小于0.5微米之磁区。27.如申请专利范围第24项之 磁铁,其中各所述球状粒子 之平均粒径约小于200微米。28.如申请专利范围第 24项之磁铁,其中所述得自铁系之 元素系由铁、镍、钴、及其混合物所组成集团中 选出。29.如申请专利范围第24项之磁铁,所述稀土 元素系由钕 、镧、钐、镨、镝、铽、钬、铒、铥、镱、镏、 钇、其混 合物、以及美铈合金所组成之镧系中选出。30.如 申请专利范围第24项之磁铁,其中各所述磁性粒子 主要由28至35重量%之所述稀土元素、0.9至1.3重量% 之硼 、而余量为一得自铁系之元素所组成。31.如申请 专利范围第24项之磁铁,其中各所述磁性粒子 包括一由钴、铌、钒、钼、钛、锆、铬、钨、及 其混合物 所组成3d或4d金属系中选出之额外元素以将热处理 期间之 二次再结晶作用减至最小。32.如申请专利范围第 24项之磁铁,其中各所述磁性粒子 包括一由铜、铝、及镓所组成集团中选出之晶粒 改性剂以 增高所述粉末之矫顽磁性。33.如申请专利范围第 24项之磁铁,其中各所述球状粒子 之平均粒径约小于150微米。34.如申请专利范围第 24项之磁铁,其中各所述球状粒子 之平均粒径约在10微米至150微米范围内。35.如申 请专利范围第24项之磁铁,其中各所述球状粒子 之平均粒径约在10微米至70微米范围内。图示简单 说明: 图1为Nd@ss1@ss2@ss.@ss6 Dy@ss1@ss.@ss4 Fe@ss7@ss9 Nb@ss0@ss.@ss5 B@ss6@ss.@ss5(批次H)粉末之—500倍光 学显微照片,显示各粒子在雾化状态中之球体形状 。 图2为已雾化Nd@ss1@ss1@ss.@ss7 Dy@ss1@ss.@ss3 Fe@ ss8@ss0 Nb@ss0@ss.@ss5 B@ss6@ss.@ss5(批次F)粉末之 在平行及垂直于原始磁化方向所测得各磁化曲线 之图形。 图3为本发明Nd@ss1@ss2@ss.@ss6 Dy@ss1@ss.@ss4 Fe@ ss7@ss9 Nb@ss0@ss.@ss5 B@ss6@ss.@ss5(批次H)粉末之 一500倍光学显微照片,系由钝气雾化及HDDR处理所 制成 者。 图4为本发明在平行及垂直于原始磁化方向所测得 之已雾 化Nd@ss1@ss1@ss.@ss7 Dy@ss1@ss.@ss3 Fe@ss8@ss0 Nb@ ss0@ss.@ss5 B@ss6@ss.@ss5(批次F)粉末之各磁化曲线之 图形。 图5为本发明Nd@ss1@ss1@ss.@ss7 Dy@ss1@ss.@ss3 Fe@ ss8@ss0 Nb@ss0@ss.@ss5 B@ss6@ss.@ss5(批次F)粉末在 有及无磁场排列时所测各第二象限去磁化曲线之 图形。 图6为一柱状图形,显示实例1中批次A及D粉末之粒 径分配 。 图7为一柱状图形,显示实例1中批次B及C粉末之粒 径分配 。 图8为一柱状图形,显示实例2中批次E粉末之粒径分 配。 图9为一柱状图形,显示实例2中批次F粉末之粒径分 配。 图10为一柱状图形,显示实例2中批次G粉末之粒径 分配。 图11为一柱状图形,显示实例2中批次H粉末之粒径 分配。 P1025597482107140 1.一种液晶显示装置,其主要系在配设有多个液晶 驱动用 半导体晶片之液晶显示装置中,特征在于:将液晶 驱动用 半导体晶片配装到多层基板表面,而至少具有至该 晶片之 输入配线图案以及来自该晶片之输出配线图案之 多层基板 的表面与背面,而在该表面与背面之间至少设置1 层的中 间层,在该中间层则将输入配线或是输出配线或是 两配线 之一部分,当作配线图案,将经由通孔而连接各配 线之多 层基板电气地连接到面板端子,且该多个多层基板 间则藉 导通连接手段被电气连接。 2.如申请专利范围第1项之液晶显示装置,用于将液 晶驱 动用半导体晶片配装到多层基板表面之手段可为 面向下接 合(face down bonding)或是引线接合(wirebonding)。 3.如申请专利范围第1项之液晶显示装置,其主要使 用异 方性导电膜将多层基板之输出端子与面板端子作 电气连接 。 4.如申请专利范围第1项之液晶显示装置,其主要使 用异 方性导电接着剂将多层基板之输出端子与面板端 子作电气 连接。 5.如申请专利范围第1项之液晶显示装置,多数多层 基板 间之导通手段可为引线接合热封(heat seal)连接或 是柔 性基板连接。 6.如申请专利范围第1项之液晶显示装置,多数多层 基板 间之导通手段可为面板上的配线。 7.如申请专利范围第6项之液晶显示装置,乃将面板 上之 配线配置在面板端子部与面板单元内部。 8.如申请专利范围第6项之液晶显示装置,面板上之 配线 与多层基板之输入配线之连接以及多层基板之输 出配线与 面板端子之连接系一次实施。 9.如申请专利范围第8项之液晶显示装置,上述之连 接系 藉异方性导电膜来实施。 10.如申请专利范围第8项之液晶显示装置,上述之 连接系 藉异方性导电接着剂来实施。 11.如申请专利范围第1项之液晶显示装置,乃将多 个液晶 驱动用半导体晶片配装到多层基板上。 12.如申请专利范围第9项之液晶显示装置,上述异 方性导 电膜使用接着剂厚度较导电粒子直径为薄之异方 性导电膜 。 13.如申请专利范围第10项之液晶显示装置,上述异 方性 导电接着剂使用接着剂厚度较导电粒子直径为薄 之异方性 导电接着剂。 14.一种液晶显示装置,其主要特征系在显示基板上 设置 行电极群与列电极群,而自半导体元件对电极群供 给显示 用驱动信号而实施彩色画素显示,将半导体元件配 装在形 成有滙流排及连接端子之积层基板上,而将对各彩 色电极 呈独立之半导体元件之输出配线连接至自显示基 板而导出 之电极端子。 15.如申请专利范围第14项之液晶显示装置,上半导 体元 件被配装在积层基板表面。 16.如申请专利范围第14项之液晶显示装置,半导体 元件 呈棒状,且输出入端子被形成在平行对向之长边上 的半导 体元件系被配装在积层基板上。 17.一种半导体元件之实装构造,其主要系使用至少 在一 边设置输出端子,而至少在与该输出端子边呈对向 之边上 设置输入端子的半导体元件,将该半导体元件配装 到至少 设有输出配线图案以及输入配线图案之电路积层 基板之一 定的图案上,其特征在于:在配装有该半导体元件 之该积 层基板之端子形成凸部,藉此可与其他之电子元件 连接。 18.一种半导体元件之实装方法,其主要系使用至少 在一 边设置输出端子,而至少在与该输出端子边呈对向 之边上 设置输入端子的半导体元件,将该半导体元件配装 到至少 设有输出配线图案以及输入配线图案之电路积层 基板之一 定图案上,其特征在于:在配装有该半导体元件之 该积层 基板的端子形成凸部,藉此与其他之电子元件呈电 气连接 。 19.一种电子光学装置,其特征在于使用申请专利范 围第 17项之半导体元件之实装构造。 20.一种电子印字装置,其特征在于使用申请专利范 围第 17项之半导体元件之实装构造。 21.一种半导体元件之实装构造,其主要系使用至少 在一 边设置输出端子,而至少在与该输出端子边呈对向 之边上 设置输入端子的半导体元件,将该半导体元件配装 到至少 设有输出配线图案以及输入配线图案之电路积层 基板之一 定的图案上,其特征在于:在配装有该半导体元件 之该积 层基板之侧面部形成端子,且使用该端子,如使该 积层基 板平面与电子元件平面几乎呈垂直地将该积层基 板配装到 该电子元件。 22.如申请专利范围第21项之半导体元件之实装构 造,积 层基板与电子元件之连接系使用异方性导电膜。 23.一种电子光学装置,其特征在于使用申请专利范 围第 21项之半导体元件之实装构造。 24.一种电子印字装置,其特征在于使用申请专利范 围第 21项之半导体元件之实装构造。 25.一种多层配线基板,其主要将半导体元件配装在 多层 配线基板表面,而具有至该半导体元件之输入配线 图案与 来自半导体元件之输出配线图案之多层配线基板 的表面与 备有可与外部端子连接之输出端子之背面,而在该 表面与 背面之间则至少设置1层的中间层,在该中间层将 输入配 线或输出配线或两配线之一部分当作配线图案,而 由经由 通孔连接各配线之多层配线基板所构成,其特征在 于:至 少在多层配线基板之第一层设有用于装配半导体 元件之开 口部。 26.一种半导体元件之实施方法,其特征系:用于将 第25 项之半导体元件配装在多层配线基板表面之手段 可为通过 设在多层配线基板之第一层的开口部,而面向下接 合装配 到第2层的表面的方法。 27.一种半导体元件之实装方法,其特征系:用于将 第25 项之半导体元件配装到多层配线基板表面的手段 可为通过 设在多层配线基板之第1层的开口部,而使用引线 接合法 装配位于第2层表面之半导体元件与多层配线基板 方法。 28.一种半导体元件之实装方法,其特征在于:当有 必要 使用多个第26项之装配有半导体元件之多层配线 基板时, 可利用FPC一次实施必要之输入信号的滙流排配线 。 29.一种半导体元件之实装方法,其特征在于:当有 必要 使用多个第27项之装配有半导体元件之多层配线 基板时, 可利用FPC一次实施必要之输入信号的滙流排配线 。 30.一种半导体元件之实装方法,其特征在于:当使 用多 个第26项之配装有半导体元件之多层配线基板时, 可藉设 有多个开口部之PCB基板来实施输入信号之滙流排 配线。 31.一种半导体元件之实装方法,其特征在于当使用 多层 个第27项之装配有半导体元件之多层配线基板时, 可藉设 有多个开口部之PCB基板来实施输入信号之滙流排 配线。 32.一种半导体晶元件之实装方法,其特征在于:当 使用 多个第26项之装配有半导体元件之多层配线基板 时,可藉 引线接合来实施必要之输入信号之滙流排配线。 33.一种半导体元件之实装方法,其特征在于:当使 用多 个第27项之装配有半导体元件之多层配线基板时, 可藉引 线接合来实施输入信号之滙流排配线。 34.一种电子光学装置,其特征在于使用第28.29.30. 31.32.33中之任一项之半导体元件之实装方法。 35.一种电子印字装置,其特征在于使用第28.29.30. 31.32.33中之任一项之半导体元件之实装方法。36. 一种液晶显示装置,其特征在于:在第1项之多层基 板 中,在构成多层基板之边的至少一部分设置凸部或 是凹部 。37.一种液晶显示装置,其特征在于:在第1项之多 层基板 中,将任意层设得较其他层为小。38.一种液晶显示 装置,其特征在于:在第1项之多层基板 上设置安装孔。39.一种液晶显示装置,其特征在于 :在第1项之多层基板 上设置安装用缺口。图示简单说明: 图1系表将本发明之一实施例之多层基板分解表示 图。 图2系表本发明之一实施例之液晶显示装置。 图3系表本发明之一实施例之液晶显示装置之主要 部分。 图4系表本发明之一实施例之液晶显示装置之主要 部分的 断面图。 图5系表将本发明之其他实施例之多层基板分解表 示图。 图6系表本发明之其他实施例之液晶显示装置之主 要部分 。 图7系表将本发明之其他实施例之多层基板分解表 示图。 图8系表本发明之其他实施例之液晶显示装置之主 要部分 。 图9系表本发明之其他实施例之液晶显示装置之主 要部分 。 图10系表其他实施例之液晶显示装置之主要部分 的断面图 。 图11系表将本发明之其他实施例之多层基板分解 表示图。 图12系表本发明之其他实施例之液晶显示装置之 主要部分 。 图13系表本发明之其他实施例之液晶显示装置之 主要部分 。 图14系表本发明之其他实施例之液晶显示装置之 主要部分 。 图15系表将本发明之一实施例之多层基板分解表 示图。 图16系表本发明之一实施例之液晶显示装置。 图17系表本发明之一实施例之液晶显示装置之主 要部分。 图18系表本发明之一实施例之液晶显示装置之主 要部分的 断面图。 图19系表将本发明之其他实施例之多层基板分解 表示图。 图20系表本发明之其他实施例之液晶显示装置之 主要部分 。 图21系本发明之一实施例之异方性导电膜的断面 图。 图22系本发明之其他实施例之异方性导电膜的断 面图。 图23系本发明之一实施例之异方性导电膜之断面 图。 图24系表本发明之一实施例之异方性导电膜或异 方性导电 接着剂之连接部分之主要部分的断面图。 图25系表本发明之一实施例之半导体晶片之实装 构造与显 示元件连接之断面图。 图26系表本发明之一实施例之半导体晶片之实装 构造与显 示元件连接之平面图。 图27系本发明之一实施例之连接部的详细配线图 。 图28系表本发明之一实施例之液晶显示装置之方 块图。 图29系表本发明之半导体晶片之实装构造的一实 施例。 图30系表本发明之半导体晶片之实装构造的一实 施例。 图31系表本发明之半导体晶片之实装构造的一实 施例。 图32系配装有本发明之半导体元件之LCD模组的一 实施例 。 图33系表本发明之半导体元件之实装构造的一实 施例。 图34系表本发明之半导体元件之实装构造的一实 施例。 图35系表本发明之半导体元件之实装构造的一实 施例。 图36系表配装有本发明之半导体元件之电子印字 装置的一 实施例。 图37系表配装有本发明之半导体元件之电子印字 装置的一 实施例。 图38系表本发明之半导体元件之实装构造的一实 施例。 图39系表本发明之半导体元件之实装构造的一实 施例。 图40系表本发明之液晶显示装置之平面图。 图41系配装有本发明之半导体元件之液晶显示装 置的一实 施例。 图42系表本发明之半导体元件之实装构造的一实 施例。 图43系表将本发明之一实施例之多层基板分解表 示的图。 图44系将半导体元件配装在本发明之一实施例之 多层配线 基板上的配装图。 图45系将半导体元件配装在本发明之一实施例之 多层配线 基板上的配装图。 图46系将半导体元件配装在本发明之一实施例之 多层配线 基板上的配装图。 图47系将半导体元件配装在本发明之一实施例之 多层配线 基板上的配装图。 图48系将多个半导体元件配装在本发明之一实施 例之多层 配线基板上的配装图。 图49系将多个半导体元件配装在本发明之一实施 例之多层 配线基板上的配装图。 图50系将多个半导体元件配装在本发明之一实施 例之多层 配线基板上的配装图。 图51系将多个半导体元件配装在本发明之一实施 例之多层 配线基板上的配装图。 图52系将多个半导体元件配装在本发明之一实施 例之多层 配线基板上的配装图。 图53系将多个半导体元件配装在本发明之一实施 例之多层 配线基板上的配装图。 图54系将多个半导体元件配装在本发明之一实施 例之多层 配线基板上的配装图。 图55系将多个半导体元件配装在本发明之一实施 例之多层 配线基板上的配装图。 图56系将多个半导体元件配装在本发明之一实施 例之多层 配线基板上的配装图。 图57系将多个半导体元件配装在本发明之一实施 例之多层 配线基板上的配装图。 图58系将本发明之一实施例之多层配线基板配装 在电子光 学装置上的配装图。 图59系将本发明之一实施例之多层配线基板配装 在电子光 学装置上的配装图。 图60系将本发明之一实施例之多层配线基板配装 在电子印 字装置上的配装图。 图61系将本发明之一实施例之多层配线基板配装 在电子印 字装置上的配装图。 图62系将本发明之一实施例之多层配线基板配装 在电子光 学装置上的配装图。 图63系将本发明之一实施例之多层配线基板配装 在电子印 字装置上的配装图。 图64系将本发明之一实施例之多层配线基板配装 在电子光 学装置上的配装图。 图65系将本发明之一实施例之多层配线基板配装 在电子印 字装置上的配装图。 图66系将本发明之一实施例之多层配线基板配装 在电子光 学装置上的配装图。 图67系将本发明之一实施例之多层配线基板配装 在电子印 字装置上的配装图。 图68系将本发明之一实施例之多层配线基板配装 在电子光 学装置上的配装图。 图69系将本发明之一实施例之多层配线基板配装 在电子印 字装置上的配装图。 图70系表本发明之其他实施例之液晶显示装置的 主要部分 。 图71系表本发明之其他实施例之液晶显示装置的 主要部分 。 图72系表本发明之其他实施例之液晶显示装置的 主要部分 。 图73系表本发明之其他实施例之多层基板加以分 解表示图 。 图74系表本发明之其他实施例之液晶显示装置之 主要部分 的断面图。 图75系表本发明之其他实施例之液晶显示装置之 主要部分 。 图76系表本发明之其他实施例之液晶显示装置。 图77系表本发明之其他实施例之多层基板之安装 孔图。 图78系表本发明之其他实施例之多层基板之安装 孔图。 图79系表本发明之其他实施例之其他形状之安装 孔的立体 图。 图80系表本发明之其他实施例之液晶显示装置。 图81系表本发明之其他实施例之多层基板之安装 状态的断 面图。 图82系表将本发明之其他实施例之多层基板图。 图83系表将本发明之其他实施例之多层基板加以 分解表示 图。 图84系表本发明之其他实施例之多层基板的第1层 。 图85系表本发明之其他实施例之多层基板的第2层 。 图86系表本发明之其他实施例之多层基板的第3层 。 图87系表本发明之其他实施例之多层基板的第4层 。 图88系表本发明之其他实施例之多层基板的第5层 。 图89系表本发明之其他实施例之液晶显示装置。 图90系表习知之液晶显示装置。 图91系表习知之液晶显示装置之主要部分图。 图92系表习知之液晶显示装置之主要部分的断面 图。 图93系表习知之其他液晶显示装置之主要部分的 断面图。 图94系表习知之异方性导电膜的断面图。 图95系习知之异方性导电膜之连接部之主要部分 的断面图 。 图96系表习知之异方性导电膜之连接部之主要部 分的断面 图。 图97系表习知之半导体元件之实装构造与显示元 件的连接 断面图。 图98系表习知之半导体元件之实装构造与显示元 件的连接 断面图。 图99系表其他习知之半导体元件之实装构造与显 示元件的 |
