| 发明名称 | 薄膜半导体集成电路及其制造方法 | ||
| 摘要 | 在一半导体集成电路中，在具有绝缘表面的同一基片上形成多个薄膜晶体管(TFT)。由于形成在TFT中的栅极相互电绝缘，所以阳极氧化期间在电解液中独立地向栅极施加电压，至少在每个栅极的两侧形成阳极氧化层。根据TFT的特性改变阳极氧化厚度。利用具有所期望厚度的阳极氧化层作为掩模，通过离子掺杂改变在每个TFT的有源层中形成的高阻区宽度。 | ||
| 申请公布号 | CN1107257A | 申请公布日期 | 1995.08.23 |
| 申请号 | CN94112813.X | 申请日期 | 1994.10.20 |
| 申请人 | 株式会社半导体能源研究所 | 发明人 | 小沼利光;广木正明;张宏勇;山本睦夫;竹村保彦 |
| 分类号 | H01L27/02;H01L21/82 | 主分类号 | H01L27/02 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 马铁良;王忠忠 |
| 主权项 | 1、半导体集成电路，包括：一基片；在该基片上形成的有源矩阵电路，包括多个具有第一高阻区的薄膜晶体管；在该基片上形成的用于驱动有源矩阵电路的驱动装置，包括至少另一个具有第二高阻区的薄膜晶体管；其中第一高阻区的宽度大于第二高阻区的宽度。 | ||
| 地址 | 日本神奈川县 | ||