| 主权项 |
1.一种积体电路内之熔断器结构,其包含:在一基体内之一内植区;一形成于基体上与内植区呈物理性及电性接触之第一电极区;一置于第一电极区上之绝缘区,绝缘区具有一链触点孔延伸至第一电极区;链触点内与第一电极区接触之非晶矽区;与非晶矽区接触且藉非晶矽区而与第一电极区呈电性分离之第二电极区。2.如申请专利范围第1项之熔断器结构,其中第一电极区包含多晶矽/多晶化物。3.如申请专利范围第1项之熔断器结构,其中第一电极区包含金属矽化物。4.如申请专利范围第1项之熔断器结构,其中内植区系用作为电晶体之汲极。5.如申请专利范围第1项之熔断器结构,其中内植区系基体之n+区。6.一种用于可编程式仅读记忆器单元之熔断器之制造方法,其包含下列步骤:(a)于一基体内形成一内区;(b)于基体上形成一第一电极区与内植区程物理性及电性接触;(c)于第一电极区上形成一绝缘区,绝缘区具有一链触点延伸至第一电极区;(d)于链触点内形成一非晶矽区且与第一电极区接触;及;(e)形成一第二电极区与非晶矽区接触且藉非晶矽区而与第一电极区呈电性分离。7..如申请专利范围第6项之方法,其中步骤(b)中,第一电极区包含多晶矽。8.如申请专利范围第6项之方法,其中步骤(b)中,第一电极区包含金属矽化物。9.如申请专利范围第6项之方法,其中步骤(a)包含形成-n+区于一基体内。10.如申请专利范围第6项之方法,其中步骤(d)包含下列子步骤:(d.1)使用低压化学蒸汽沉积以沉积非晶矽;及(d.2)蚀刻沉积的非晶矽。11.一种可编程式仅读记忆器单元之制造方法,其包含下列步骤:(a)于一基内形成一内植区;(b)于基体上形成一第一导电层;股份有限公司杏于基体上蚀刻第一导层以形成一第一电极区与内植区呈物理性及电性接触而形成一电晶体闸极;(d)内植第一电导型之原子至基体内于闸区之第一侧上成为第一源极/汲极区,且于闸区之第二侧成为第二源区/汲极区,其中第二源极/汲极区被电耦合至内植区;(e)于第一电极区上形成一绝缘区,绝缘区具有一链触点延伸至第一电极区且具有一触点孔延伸至第一源极汲极区;(f)于链触点内形成一非晶矽区且与第一电极区呈接触;(g)沉积一金属层;及(h)蚀刻金属层以形成一第二电极区与非晶矽区接触且藉非晶矽区而与第一电极区呈电性分离,且经过触点孔以形成一金属触点至第一源极/汲极区。12.如申请专利范围第11项之方法,其中步骤(b)中,第一导电材料包含多晶矽。13.如申请专利范围第12项之方法,其中步骤(c)中,第一电极区也包含形成于多晶矽上之金属矽化物。14.如申请专利范围第11项之方法,其中步骤(a)包括形成-n+区于一基体内。15.如申请专利范围第11项之方法,其中步骤(f)包括下列子步骤:(f.1)使用低压化学蒸汽沉积以沉积非晶矽;及(f.2)蚀刻沉积的非晶矽。图示简单说明:图1是依据本发明之较佳具体例使用埋设有多晶矽电极及金属电极之非晶矽熔断器来构成界域可编程式仅读记忆器(PROM)之方法步骤。图2.3.4.5及6是依据本发明之较佳具体例使用描述于图1中之方法所构成PROM之中间结构。图7是依据本发明之较佳具体例使用描述于图1中之方法所 |
