| 主权项 |
之TDI至TDO,俾N半导体晶片在该期间中呈现如一单边界扫描顺从装置。2.如申请专利范围第1项所述之模组,其中,该旁通电路包含N-1多工器(42,42C'C,42C"C),各与N-1晶片之各别一个相连,多工器各具有一第一输入端迟接至一晶片之TDI,及一第二输入端连接至该一晶片之TDO,供存在于各别之一多工器之输入端上之信号通过而至其输出端上,输出端连接至一下游晶片之TDI。3.如申请专利范围第1项所述之模组,其中,该旁通电路包含:一边界扫描电路(16),包含:一测试资料输入端(TDI)(18),构成该模组之TDI,用以接受测试资讯,俾选择传输至该边界扫描链中之N半导体晶片之TDO;一指令记发器(20),用以储存供应至边界扫描电路之TDI上之测试资讯流内所含之一指令;一旁通记发器(24),用以储存测试资讯流中所含之资讯之一数元;及一测试资料输出端(TDO)(34),各别之一指令记发器及旁通记发器中所含之资讯在此选择供应至边界扫描链之N晶片之第一个之TDI;一多工器(42C'C),具有一第一输入端连接至边界扫描电路之TDO,及一第二输入端连接至边界扫描链中之N晶片之最后一个之TDO,该多工器反应施加于其上之一控制信号,通过在其各别之一输入端上之一信号至其输出端(此用作该模组之测试资料输出端);及一解码器(40C'C),用以依边界扫描电路之指令记发器中所含之指令,并依供应至该解码器之一边界扫描顺从激发信号之状态,产生多工器用之控制信号,以确立该模组为边界顺从之巨装置及电路板之各别一个。4.如申请专利范围第1项所述之模组,其中,该旁通电路与该链中之N晶片之特定一个构成一体,此具有其TDI最接近模组之TDI。5.如申请专利范围第1项所述之模组,其中,该旁通电路包含:一多工器(42C"C),具有一第一输入端连接至该晶片之TDO,及一第二输入端连接至边界扫描链中之最后一晶片之TDI,该多工器反应施加于其上之一控制信号,通过在其各别一输入端上之信号至其输出端(此用作该模组之测试资料输出端);及一指令侦测逻辑(40C"C)电路,用以依供应至该模组之TDI上之测试资讯内所含之一测试指令,产生多工器用之控制信号。6.如申请专利范围第5项所述之模组,其中,该指令侦测逻辑电路包含一解码器。7.如申请专利范围第5项所述之模组,其中,该指令侦测逻辑电路包含:一二输入"及"闸(46),具有一第一输入端,一第二输入端接受由该晶片所接收之测试指令,及一输出端;及一D式正反器(48C"C),具有一输入端连接至"及"闸之输出端,及一输出端连接至"及"闸之第二输入端,正反器产生一控制信号用以控制多工器。8.多晶片模组之一操作方法,该模组具有N半导体晶片(141-14N)(其中N为一整数),晶片各具有一边界扫描结构,包含一测试资料输入端(TDI),俾该晶片可接受一测试资讯数元流(包含指令及测试资料),此等当转移通过每一晶片时,呈现于其测试资料输出端上(TDO),俾使模组在测试期间中成为边界扫描顺从之一巨装置,该方法包括步骤:在选定之期间中,旁通至少N-1晶片之TDI直接至TDO,俾在该期间中,测试资讯不转移通过N-1晶片。9.如申请专利范围第8项所述之方法,其中,该旁通步骤包括步骤:在选定之期间中,旁通N晶片之每一个之TDI直接至TDO,俾在该期间中,测试资讯不转移通过N晶片之每一个;及通过在其他情形中要转移通过N晶片之每一个之该测试资讯进入具有一边界扫描结构之一旁通电路。图1显示先行技艺之一多晶片模组;图2为图1之模组之一部份之方块概要图,显示本发明之一旁通电路之第一实施例;图3为多晶片模组之方块概要图,显示本发明之旁通电路之第二较宜实施例;图4为图3之旁通电路之方块概要图;图5为多晶片模组之方块概要图,包含本发明之旁通电路之第三较宜实施例;图6为含有图5之多晶片模组之一部份之一半导体晶片之方块概要图;图7为一指令侦测逻辑电路之第一实施例之方块概要图,含有图6之半导体晶片之一部份;图8为图7之指令侦测逻辑电路之第二实施例之方块概要图;图9为用于本发明之多晶片模组上之边界扫描记发器之第一实施例之方块概要图;图10为图9之边界扫描记发器内之一有作用胞之方块概要图;图11为图9之边界扫描记发器内之一"不作用"胞之方块概要图;及图12为用于本发明之多晶片模组上之边界扫描记发器之 |
