发明名称 形成有沟道蚀刻挡止构造之叠层电容制法及其构造
摘要 本发明系关于一种形成有沟道蚀刻挡止构造之叠层电容制法及其构造,尤指一种以一薄厚度之第二复晶矽层、一导电层及一第三复晶砂层构成一截面呈ㄩ字形之叠层电容内电极板构造,此等构造之内电极板不仅可藉该第三复晶矽层以沟道蚀刻方式形成若干凸起造形,提供较高的表面积面达到提高电容量之效果外,且可藉该导电层做为第三复晶矽层之蚀刻挡止构造,更使该第三复晶矽层之蚀刻深度较深及可获得精确且一致之控制,亦增加制程之简便性。
申请公布号 TW253062 申请公布日期 1995.08.01
申请号 TW082108996 申请日期 1993.10.28
申请人 联华电子股份有限公司 发明人 洪允锭;徐震球;陈立哲;杨明宗
分类号 H01G1/00;H01G5/00 主分类号 H01G1/00
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1.一种形成有沟道蚀刻挡止构造之叠层电容制法, 包括: 一于矽层上形成场区、第一复晶矽闸极、覆盖氧 化层之步 骤;一沈积/掺杂形成薄厚度第二复晶矽层之步骤; 一沈 积薄厚度导电层之步骤;一沈积/掺杂形成高厚度 第三复 晶矽层之步骤;一覆光阻及进行第三复晶矽层沟道 蚀刻光 罩之步骤;一蚀刻第三复晶矽层,蚀刻深度至导电 层位置 为止之步骤;一光罩/蚀刻第二、第三复晶矽层及 导电层 外围多余材料,以形成电容内层电极板之步骤;一 依次沈 积薄氧化层及第三复晶矽层之步骤;藉该薄厚度之 第二复 晶矽层、薄厚度之导电层及高厚度之第三复晶矽 层组成一 三层式内电极板,并藉导电层做为蚀刻挡止构造, 以精确 控制蚀刻深度者。2.如申请专利范围第1项所述之 形成有沟道蚀刻挡止构造 之叠层电容制法,其中该导电层可为自然氧化膜或 为复晶 矽以外的导体材料者。3.一种形成有沟道蚀刻挡 止构造之叠层电容构造,包括: 一薄厚度之第二复晶矽层;一覆盖在第二复晶矽层 上方之 薄厚度的导电层;一凸起在导电层上方之若干高厚 度的第 三复晶矽层;一覆盖在上表面之介电质层;一覆盖 在介电 质外围之第四复晶矽层;藉第二复晶矽层、导电层 及第二 复晶矽层构成叠层电容之内电极板者。4.如申请 专利范围第3项所述之形成有沟道蚀刻挡止构造 之叠层电容构造,其中该导电层可为自然氧化膜或 为复晶 矽以外的导体材料者。第一图:系传统叠层电容剖 面构造 图。第二图:系另一种习知叠层电容剖面构造图。 第三图 :系本发明之叠层电容结构剖面图。第四图:系本 发明之
地址 新竹科学工业园区工业东三路三号