| 发明名称 |
CHECKING METHOD FOR TERMINATING RESISTOR AND SEMICONDUCTOR INTEGRATED CIRCUIT |
| 摘要 |
|
| 申请公布号 |
JPH07198806(A) |
申请公布日期 |
1995.08.01 |
| 申请号 |
JP19940011394 |
申请日期 |
1994.01.06 |
| 申请人 |
HITACHI LTD;HITACHI COMPUT ENG CORP LTD |
发明人 |
ICHIKAWA TAKAYUKI;SAWADA HIROAKI;YAMADA HIDEYUKI;MAEDA EIJIRO;TANAKA KAZUO |
| 分类号 |
G01R31/319;H01L21/66;(IPC1-7):G01R31/319 |
主分类号 |
G01R31/319 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
