| 主权项 |
1.一种具有多数输入与输出(I/O)之电路,其中各输 出功 能系由连接至各相关I/O触垫之输出驱器提供而各 输入功 能系由连接至各相关之I/O触垫之输入缓冲器提供, 其中 之测试电路包含:一测试观察器滙流排;一测试观 察器触 垫,连接至所述测试观察器滙流排;一测试驱动器 滙流排 ;一测试观察器触垫,连接至所述测试观察器滙流 排;以 及多数与各分自之I/O相关之选择装置,供以可控制 方式 将一选出之I/O触垫导电连接至所述测试观察器滙 流排及 所述测试驱动器滙流排;如此各I/O之电气参数不需 在实 体上探测各I/O触垫即可予以测试。2.如申请专利 范围第1项之测试电路,其中所述多数选择 装置对每一I/O均包括:一测试驱动器传输闸,导电 连接 于该相关之I/O触垫与所述测试驱动器滙流排之间; 以及 一观察器传输闸,导电连接于该相关之I/O触垫与所 述测 试观察器滙流排之间。3.如申请专利范围第2项之 测试电路,尚包括:一测试驱 动器导电线迹,用以在该I/O处提供有一输入功能时 将所 述驱动器传输闸连接至该相关I/O触垫及将一输入 缓冲器 连接至该相关I/O触垫;以及一测试观察器导电线迹 ,用 以在该I/O处提供有一输入功能时将所述观察器传 输闸连 接至该相关I/O触垫及将一输出驱动器连接至该相 关I/O触 垫。4.如申请专利范围第2项之测试电路,其中该对 一I/O之测 试驱动器传输闸及观察器传输闸系经由测试控制 逻辑予以 平行控制。5.如申请专利范围第4项之测试电路,其 中所述测试控制 逻辑包括一扫描暂存器。6.如申请专利范围第1项 之测试电路,尚包括一闸控树, 后者之各输入系由连接至各所述I/O触垫之各输入 缓衡器 输出予以提供。7.如申请专利范围第1项之测试电 路,尚包括第一与第二 闸控树,其等之各输入系由具有一输入功能之各I/O 之输 |
