| 发明名称 |
DELAY TIME CALCULATING METHOD FOR LOGIC CIRCUIT |
| 摘要 |
|
| 申请公布号 |
JPH07160743(A) |
申请公布日期 |
1995.06.23 |
| 申请号 |
JP19930310505 |
申请日期 |
1993.12.10 |
| 申请人 |
KAWASAKI STEEL CORP |
发明人 |
AIZAWA TOMOYA;HAYASHI HIROYUKI |
| 分类号 |
G06F17/50;(IPC1-7):G06F17/50 |
主分类号 |
G06F17/50 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
