发明名称 MICROPROCESADOR CON MEMORIA CACHE SELECTIVA.
摘要 SE DESCRIBE UN SISTEMA DE PROCESAMIENTO DE SEÑALES (10), EL CUAL TIENE UN PROCESADOR (12), UNA MEMORIA DE ACCESO ALEATORIO (14) PARA ALMACENAMIENTO DE DATOS, UNA MEMORIA DE SOLO LECTURA (16) PARA ALMACENAMIENTO DE COEFICIENTES E INSTRUCCIONES, Y UNA MEMORIA CACHE SELECTIVA (18) PARA ALMACENAMIENTO DE INSTRUCCIONES QUE REQUIEREN ALTA CAPACIDAD, Y SUS BUSES ASOCIADOS. LAS INSTRUCCIONES SELECCIONADAS POR EL PROGRAMA SON ALMACENADAS EN LA MEMORIA CACHE SELECTIVA DURANTE SU PRIMERA LLAMADA DESDE LA MEMORIA DE SOLO LECTURA, PARA POSTERIOR USO EN EL PROGRAMA. SE PUEDE USAR UN SECUENCIADOR DE DIRECCION COMO UNIDAD DE CONTROL, PARA EJECUTAR LOS DATOS ALMACENADOS EN LA MEMORIA CACHE SELECTIVA. ESTE, GENERA UNA SECUENCIA DE DIRECCIONES REPETITIVAMENTE, CUENTA EL NUMERO DE ITERACIONES DE LA SECUENCIA DE DIRECCIONES, E INFORMA AL CONTROLADOR CUANDO UN CIERTO NUMERO DE ITERACIONES HAN SIDO COMPLETADAS. ESTO CREA UNA INSTRUCCION CONDICIONAL DERIVADA EN EL PROGRAMA DEL SISTEMA DE PROCESAMIENTO DE SEÑALES (10).
申请公布号 ES2070822(T3) 申请公布日期 1995.06.16
申请号 ES19870307646T 申请日期 1987.08.28
申请人 AT&T CORP. 发明人 BODDIE, JAMES RILEY
分类号 G06F9/38;G06F12/08;G06F17/10;(IPC1-7):G06F12/08;G06F15/00 主分类号 G06F9/38
代理机构 代理人
主权项
地址