发明名称 |
Procédé et circuit de test de circuits intégrés. |
摘要 |
Un circuit de mise en forme de salve pour un équipement de test automatique comprend un multiplexeur de valeurs de comptage (32), un multiplexeur d'horloge (30), un registre "avance/retard" (34) pour accoupler sélectivement les deux multiplexeurs, un bloc d'adaptation (36) pour transmettre sélectivement le signal de sortie du multiplexeur de valeurs de comptage, un vernier (38) destiné à recevoir le signal de sortie du bloc d'adaptation (36) et un modulateur d'impulsions (44) destiné à transmettre sélectivement le signal de sortie du vernier (38). |
申请公布号 |
FR2712987(A1) |
申请公布日期 |
1995.06.02 |
申请号 |
FR19940008182 |
申请日期 |
1994.07.01 |
申请人 |
TERADYNE INC |
发明人 |
HUSSEY ALAN, BRENT;OSTERTAG EDWARD, ANDERSON;SONG LEE, YOUNG |
分类号 |
G01R31/28;G01R31/319;G01R31/3193;H01L21/66;H01L21/822;H01L27/04;(IPC1-7):G01R31/28 |
主分类号 |
G01R31/28 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|