| 发明名称 |
Digital multiplier circuit and a digital multiplier-accumulator circuit which preloads and accumulates subresults. |
| 摘要 |
|
| 申请公布号 |
EP0316036(B1) |
申请公布日期 |
1995.05.17 |
| 申请号 |
EP19880202461 |
申请日期 |
1988.11.04 |
| 申请人 |
LSI LOGIC CORPORATION |
发明人 |
ANG, PENG-HUAT;STEARNS, CHARLES C. |
| 分类号 |
G06F7/533;G06F7/507;G06F7/52;G06F7/527;G06F7/544;(IPC1-7):G06F7/544 |
主分类号 |
G06F7/533 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
