发明名称 数字电路倍增装置
摘要 本实用新型公开了一种数字电路倍增装置,它由基群接口器、收发端信令微机处理电路、告警指示器、同步时钟选择器及同步时钟锁相环、话路分解及汇总器、PCM与ADPCM编码变换与反变换电路等部分组成。能满足国际电报电话咨询委员会(CCITT)相关建议标准,在不增加整套传输网设备的情况下就能达到电信网扩容目的。本实用新型还具有电路简单、装调简易、使用方便、成本低廉等特点,便于普及推广应用,是一种数字通信传输中理想的数字电路倍增装置。
申请公布号 CN2192105Y 申请公布日期 1995.03.15
申请号 CN93246955.8 申请日期 1993.12.11
申请人 电子工业部第五十四研究所 发明人 郭彦涛;林紫新;张贺荣;张昊
分类号 H04L29/00 主分类号 H04L29/00
代理机构 代理人
主权项 1、一种由基群接口器(1)、(2)、(3)、发端信令微机处理电路(6)、收端信令微机处理电路(7)、告警指示器(8)、同步时钟选择器(9)、同步时钟锁相环(10)、话路分解及汇总器(12)、PCM与ADPCM编码变换与反变换电路(13)组成的数字电路倍增装置,其特征在于还有发端微机接口器(4)、收端微机接口器(5)、话路时隙时钟源(11)组成,其中PCM基群码流入出端(A1、A2、B1、B2)和ADPCM基群码流的入出端(C1、C2)分别与基群接口器(1、2、3)的入出端6、7连接,外时钟信号入端(E)与同步时钟选择器(9)入端4连接,基群接口器(1、2)出端1分别与发端微机接口器(4)入端1、2连接、各入端2与收端微机接口器(5)出端1、2连接、各入端3分别与同步时钟选择器(9)入端1、2连接、各出入端4、5分别与话路分解及汇总器(12)入出端1、2、4、5连接,基群接口器(3)入端2与发端微机接口器(4)出端3连接、出端1与收端微机接口器(5)入端3连接、出端3与同步时钟选择器(9)入端3连接、出入端4、5分别与话路分解及汇总器(12)入出端3、6连接,发、收端微机接口器(4、5)各出入端4、5分别与发、收端信令微机处理电路(6、7)各入出端1、3连接,发、收端信令微机处理电路(6、7)各出端又分别与告警指示器(8)入出端2、1连接,同步时钟选择器(9)出端5串接同步时钟锁相环(10)入出端1、2后与话路时隙时钟源(11)入端1连接,话路时隙时钟源(11)出端又分别与话路分解及汇总器(12)、PCM与ADPCM编码变换与反变换电路(13)入端9、1端连接,话路分解及汇总器(12)出入端7、8分别与PCM与ADPCM编码变换与反变换器(13)入出端2、3连接。
地址 050081河北省石家庄市中山西路11号