发明名称 ARRANGEMENT FOR DETECTING PREFERABLY HIGH-SPEED TRAIN WHEELS
摘要 <p>Die für die Erfassung von Befahrungsereignissen verwendeten relativ langsamen Mikrocomputer (MC) sind bislang regelmäßig nur in der Lage, solche Radsignale zu verarbeiten, deren Flanken weiter auseinander liegen als die Periodendauer der Interruptsignale (INT), über die sie die Radsignale in ihre Eingabespeicher (ES) einlesen. Um auch kürzere Impulsfolgezeiten beherrschen zu können, werden von einer vorgeschalteten Hardware die Radsignale nacheinander in vorzugsweise zwei schnelle Eingabespeicher (EZS1, EZS2) eingelesen. Der Mikrocomputer vergleicht bei jedem Interrupt, ob der Speicherinhalt seines Eingabespeichers zu Beginn des Interrupts mit dem aktuellen Inhalt der beiden Eingabezwischenspeicher übereinstimmt und übernimmt gegebenenfalls die aktuellen Werte zusammen mit Zeitwerten, die besagen, wann die Eingabezwischenspeicher die Radsignale erkannt haben. Durch die Verwendung zweier schneller Eingabezwischenspeicher und das serielle Auslesen dieser Speicher ist es möglich, auch solche Radsignale zu behandeln, deren spezifische Beeinflussungszeiten kürzer sind als die Periodendauer der Interruptsignale.</p>
申请公布号 WO1995005302(A1) 申请公布日期 1995.02.23
申请号 DE1994000838 申请日期 1994.07.13
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址