非易失性半导体存储装置

摘要

对触发电路施加强制反转装置，以免受位线间干扰的影响且不增大消耗功率的方式，实现位线验证。本发明的非易失性半导体存储装置，其特征在于包括：以第1/第2状态保持写入数据的触发电路1；与触发电路连接着的位线BL；对位线BL充电的晶体管Q3；以及阈值取在第1/第2范围以存储信息的存储单元2。还有，具备强制反转手段，在接着写入动作进行验证动作时，与存储单元2的存储数据相对应地将触发电路的一端与规定的电位连接起来，强制性地设定保持数据。

主权项

1、一种非易失性半导体存储装置，其特征在于，它包括：以第1状态及第2状态保持写入数据的触发电路，连接该触发电路的位线，将该位线充电的充电装置，包括与上述位线相连，通过将其阈值取在第1范围及第2范围内从而存储信息的晶体管的非易失性存储单元，在写入动作中，当上述双稳电路保持上述第1状态时，使上述阈值从上述第1范围朝第2范围方向变化，当上述双稳电路保持上述第2状态时，上述阈值的变化受到抑制，在写入动作之后所进行的验证动作中，当上述阈值处于第2范围内时，使上述充电装置充电后的上述位线处于第1电位。强行翻转装置，在上述验证动作中，当上述位线处于上述第1电位时，通过将上述双稳电路的一端接至规定电位，使该双稳电路进入上述第2状态，而不管其在验证之前保持何种状态。