| 摘要 |
<p>Eine Schaltungsanordnung zum Synchronisieren der mit einer niedrigen Abtastrate (CLKN) aufeinanderfolgenden Abtastwerte eines von einer hohen (CLKM) auf die niedrige (CLKN) Abtastrate konvertierten, als Folge von Abtastwerten eines Signals dargestellten Datenstromes mit einem in dem mit der hohen Abtastrate (CLKM) vorliegenden Datenstrom enthaltenen ersten Synchronsignal (SM), mit einem zyklisch mit gleichsinniger Adreßfolge beschreib- und auslesbaren Speicher (1), dem einerseits von einem Schreibadreßzähler (5), der Perioden eines die hohe Abtastrate aufweisenden ersten Abtasttaktsignals (CLKM) zählt, Schreibadreßsignale (an 8) zuleitbar sind zum Einschreiben der Abtastwerte des Datenstromes mit der hohen Abtastrate (CLKM) und dem andererseits Leseadreßsignale (an 12) zum Auslesen der Abtastwerte des Datenstromes mit der gleichen hohen Abtastrate (CLKM) von einer Verknüpfungsschaltung (13) zuführbar sind, in der die Leseadreßsignale (an 12) aus einer additiven Verknüpfung der Schreibadreßsignale (an 8) mit einem Differenzadreßsignal (DEL) erzeugbar sind, und mit einer Anordnung (17, 21, 28) zum Bilden des Differenzadreßsignals (DEL) ermöglicht eine Synchronisation bei einer Abtastratenkonversion ohne Sprünge im Synchronsignal der niedrigen Abtastrate und damit ohne Störung in der Folge der Abtastwerte dadurch, daß die Anordnung (17, 21, 28) zum Bilden des Differenzadreßsignals einen Modulozähler (17) zum Zählen der Perioden des ersten Abtasttaktsignals (CLKM), eine erste Abtast- und Halteschaltung (21) zum Speichern des Zählerstandes (PHI) des Modulozählers (17) beim Auftreten des ersten Synchronsignals (SM) sowie eine Zuordnungsschaltung (28) umfaßt, der der in der ersten Abtast- und Halteschaltung (21) gespeicherte Zählerstand (PHI) zuführbar ist und von der zu jedem dieser Zählerstände (PHI) ein Wert des Differenzadreßsignals (DEL) abgebbar ist, wobei der Schreibadreßzähler (5) einen größeren Modulus (S) aufweist als der Modulozähler (17) und der Modulus (P) des Modulozählers (17) dem ganzzahligen Verhältnis der hohen (CLKM) zur niedrigen (CLKN) Abtastrate entspricht, daß eine Dekodierschaltung (23) vorgesehen ist zum Abgeben eines die niedrige Abtastrate aufweisenden zweiten Abtasttaktsignals (CLKN) zu jedem Zeitpunkt, in dem der Modulozähler (17) einen Grundzustand (PHI = 0) annimmt, und daß eine zweite Abtast- und Halteschaltung (30) vorgesehen ist zum Abspeichern eines mit dem Leseadreßsignal (an 12) aus dem Speicher (1) ausgelesenen Abtastwertes zum Zeitpunkt des Auftretens des zweiten Abtasttaktsignals (CLKN) und Abgeben der so abgespeicherten Abtastwerte als auf die niedrige Abtastrate (CLKN) konvertierter Datenstrom (DN, SN). <IMAGE></p> |
