Circuit de synchronisation de phase et méthode subséquente pour une boucle à verrouillage de phase.

摘要

Un circuit amélioré de synchronisation de la phase (301) et une méthode subséquente pour une boucle à verrouillage de phase (300). Un signal comportant la fréquence de référence divisée (206) et un signal de contre-réaction (209) sont maintenus chacun dans un état prédéterminé. Le signal comportant la fréquence de référence divisée (206) est activé en fonction de la phase du signal référentiel de fréquence (115). Une relation de phase entre le signal référentiel de fréquence (115) et un signal comportant la fréquence de sortie (116 ou 117) est déterminée. Le signal de contre-réaction (209) est activé en fonction de l'activation du signal comportant la fréquence de référence divisée (206) et de la relation de phase déterminée. La présente invention fournit avantageusement une synchronisation de phase rapide et précise de la PLL (300) avec un minimum de matériel supplémentaire et sans introduire d'erreur de phase dans la PLL (300).