| 主权项 |
1.一种罩幕式记忆体暗码自我对齐技术,包括下列 步骤: (1)在基层上形成一牺牲氧化层;(2)以离子植入形成 埋入 式位元线;(3)去除牺牲氧化层,成长闸极氧化层;(4) 成 长多晶层,成长指标层;(5)蚀刻字元线图型;(6)沉积 一 层阻隔物,再将之反蚀刻至指标层表面无阻隔物为 止;(7 )除去指标层,使剩余之阻隔物成为侧壁;(8)以光阻 定义 欲植入暗码的图型;(9)继续后段之介电层、接触窗 、金 属接线及保护层之制程。2.如申请专利范围第1项 所述之罩幕式记忆体暗码自我对 齐技术,其中步骤(1)中之牺牲氧化层系以热氧化法 或CVD 法制成。3.如申请专利范围第1项所述之罩幕式记 忆体暗码自我对 齐技术,其中步骤(1)中之牺牲氧化层厚度约为50至 500。4.如申请专利范围第1项所述之罩幕式记忆体 暗码自我对 齐技术,其中步骤(2)中之植入离子为砷离子。5.如 申请专利范围第1项所述之罩幕式记忆体暗码自我 对 齐技术,其中步骤(4)中之多晶层及指标层系以CVD法 制成 。6.如申请专利范围第1项所述之罩幕式记忆体暗 码自我对 齐技术,其中步骤(4)中之多晶层厚度约为1500至6000 。7.如申请专利范围第1项所述之罩幕式记忆体暗 码自我对 齐技术,其中步骤(4)中之指标层厚度约为1000至6000 。8.如申请专利范围第1项所述之罩幕式记忆体暗 码自我对 齐技术,其中步骤(4)中之指标层为氮化矽,步骤(6) 之阻 隔物为氧化物。9.如申请专利范围第1项所述之罩 幕式记忆体暗码自我对 齐技术,其中步骤(4)中之指标层为氧化物,步骤(6) 之阻 隔物为氮化矽。10.如申请专利范围第1项所述之罩 幕式记忆体暗码自我 对齐技术,其中步骤(5)中之蚀刻字元线系以乾蚀刻 法。11.如申请专利范围第1项所述之罩幕式记忆体 暗码自我 对齐技术,其中步骤(6)中之阻隔物系以CVD法沉积。 12.如申请专利范围第1项所述之罩幕式记忆体暗码 自我 对齐技术,其中步骤(6)中蚀刻阻隔物系为乾蚀刻法 。13.如申请专利范围第1项所述之罩幕式记忆体暗 码自我 对齐技术,其中步骤(7)中去除指标层系以乾蚀刻法 或湿 蚀刻法。14.如申请专利范围第1项所述之罩幕式记 忆体暗码自我 对齐技术,其中步骤(7)中之侧壁高出多晶层表面约 1000 以上。15.如申请专利范围第1项所述之罩幕式记忆 体暗码自我 对齐技术,其中步骤(4)中之多晶层系使用polycide制 程 制作。图一系习知罩幕式记忆体阵列之平面构造 图图二系 习知罩幕式记忆体暗码植入之示意图图三系利用 本发明之 |
