发明名称 形成半导体N型及P型区域之方法
摘要 本案系一种形成半导体N型及P型区域之方法,其中该 N型区域所具之掺杂剂量大于该P型区域所具之掺杂剂量,该方法包括:(a)选择性地值入N型离子至一欲形成N型区域之区域内,俾形成一N型区域;(b)全面性地植入P型离子至该N型区域及欲形成P型区域之区域内,俾得N型及P型区域;该方法亦可以下列步骤为之:(a)全面性地植入P型离子至该N型区域及欲形成P型区域之区域内,俾得P型区域;(b)选择性地植入N型离子至一欲形成N型区域之区域内,形成一N型区域;本案方法可应用于制造一具接触窗插栓 ( Contact Plug )之互补式金氧半场效体(CMOS),于制造插栓时,只需使用N+光罩对准(mask alignment),而无需使用P+光罩对准,节省了一次光罩对准所花费之时间及成本。
申请公布号 TW238412 申请公布日期 1995.01.11
申请号 TW083108500 申请日期 1994.09.14
申请人 联华电子股份有限公司 发明人 吴宗贤;简山杰
分类号 H01L21/335 主分类号 H01L21/335
代理机构 代理人 蔡清福 台北巿忠孝东路一段一七六号九楼
主权项 1.一种形成半导体N型及P型区域之方法,其中该N型区域所具之掺杂剂量大于P型区域所具之掺杂剂量,该方法包括:a)选择性地植入N型离子至一欲形成N型区域之区域内,俾形成一N型区域;b)全面性地植入P型离子至该N型区域及欲形成P型区域之区域内;俾得N型及P型区域。2.如申请专利范围第1项所述之形成半导体N型及P型区域之方法,其中该步骤(a)包括:以光阻层覆盖住欲形成P型区域之处;植入N型离子至该欲形成N型区域之区域内;除去该光阻层。3.如申请专利范围第2项所述之形成半导体N型及P型区域之方法,其系用以制造一具接触窗插栓(Contact Plug)之互补式金氧半场效体(CMOS)。4.如申请专利范围第3项所述之形成半导体N型及P型区域之方法,其中该CMOS之接触窗插栓之制造步骤包括:1)取一经前段制程处理,并已部份蚀去保护层,露出拉触窗之中间制品;2)上一光阻层,覆盖住P型区域(N-well);3)植入N型离子,以形成NC^+C插栓(plug)于N型区域(P-well)接触窗中;以及4)于步骤(3)后,直接去除该光阻,并全面性植入P型离子,于P型区域接触窗中形成PC^+C插栓;而获得P型区域及N型区域接触窗(contact)插栓之结构。5.如申请专利范围第4项所述之形成半导体N型及P型区域之方法,当获得接触窗插栓之结构后,更包括下列步骤:5)经一退火(anneal)处理;以及6)依一般制程,进行后续之金属层溅镀、金属导线及最后保护层之形成,即可获得该具接触窗插栓之互补式金氧半场效体(CMOS)。6.如申请专利范围第5项所述之形成半导体N型及P型区域之方法,其中步骤(1)中保护层之成份系为二氧化矽。7.如申请专利范围第5项所述之形成半导体N型及P型区域之方法,步骤(3)中N型离子的植入离子系采用磷离子(PC^+C)。8.如申请专利范围第5项所述之形成半导体N型及P型区域之方法,步骤(4)中P型离子的植入离子系采用二氟化硼(BFC_2C)。9.如申请专利范围第5项所述之形成半导体N型及P型区域之方法,步骤(3)中N型离子的植入剂量约为210C^15C个/cmC^2C。10.如申请专利范围第5项所述之形成半导体N型及P型区域之方法,步骤(4)中P型离子的植入剂量约为510C^14C个/cmC^2C。11.如申请专利范围第5项所述之形成半导体N型及P型区域之方法,其中该步骤(5)之退火时温度约为800-900℃。12.如申请专利范围第5项所述之形成半导体N型及P型区域之方法,其中该前段制程处理步骤包括:在一矽基体上形成双井区(twin-well);于该双井区中形成场氧化层(field oxide);于P型井区及N型井区上,分别形成闸极;植入N型离子于该P型井区中形成源/汲极,植入P型离子于该N型井区中形成源/汲极;以及沈积一层保护层于其上。13.如申请专利范围第12项所述之形成半导体N型及P型区域之方法,其中该场氧化层之成份系为二氧化矽(SiOC_2C)。14.如申请专利范围第12项所述之形成半导体N型及P型区域之方法,其中该闸极之成份系为复晶金属矽化物(polycide)。15.如申请专利范围第12项所述之形成半导体N型及P型区域之方法,其中该复晶金属矽化物由复晶矽(poly)及二矽化钨(WSiC_2C)所组成。16.一种形成半导体N型及P型区域之方法,其中该N型区域所具之掺杂剂量大于P型区域所具之掺杂剂量,该方法包括:a)全面性地植入P型离子至该N型及欲形成P型区域之区域内,俾得P型区域;b)选择性地植入N型离子至一欲形成N型区域之区域内,形成一N型区域;俾得P型及N型区域。17.如申请专利范围第16项所述之形成半导体N型及P型区域之方法,其中该步骤(b)包括:以光阻层覆盖住P型区域;植入N型离子至该欲形成N型区域之区域内;除去该光阻层。18.如申请专利范围第17项所述之形成半导体N型及P型区域之方法,其系用以制造一具接触窗插栓之互补式金氧半场效体(CMOS)。19.如申请专利范围第18项所述之形成半导体N型及P型区域之方法,其中该CMOS之接触窗插栓之制造步骤包括:1)取一经前段制程处理,并已部份蚀去保护层,露出接触窗之中间制品;2)全面性植入P型离子,于P型区域接触窗中形成PC^+C插栓,而获得P型区域;3)上一光阻层,覆盖住P型区域(N-well);4)植入N型离子,以形成NC^+C插栓(plug)于N型区域(P-well)接触窗中,并除去该光阻,俾得P型及N区域接触窗(contact)插栓之结构。20.如申请专利范围第19项所述之形成半导体N型及P型区域之方法,当获得接触窗插栓之结构后,更包括下列步骤:5)经一退火(anneal)处理;以及6)依一般制程,进行后续之金属层溅镀、金属导线及最后保护层之形成,即可获得该具接触窗插栓之互补式金氧半场效体(CMOS)。第一图:系传统插栓植入之制程;第二图:系本发明插栓植入之一较佳实施例制程;第三图:系传统N+接触窗插栓浓度
地址 新竹科学工业园区工业东三路三号