| 主权项 |
1.一个矩阵乘法电路包括:第一导管级,包括:在NJ单 位 时间内以平行位元的方式,连续接收第一组数据矩 阵中N 列的NJ个元素单元的第一个输入平移暂存器;第二 导管级 与上述的第一导管级同时运作,上述的第二导管级 包含了 第2个暂存器,此暂存器以位元平行的方式同时接 收上述 输入平移暂存器中的第一组NJ个元素,然后使用离 散数学 的方式将第一组NJ个数据元素与转换矩阵中K行元 素平行 地相乘,以得到输出矩阵的N列元素,同时,第2组NJ个 数 据元素正平移进入上述的第一个输入平移暂存器, 其中, N,J,K,M都是大于1的数,且N等于一个最接近M/J的整 数。2.一个将矩阵元素相乘的矩阵乘法电路,包括 一个输入平 移暂存器,以位元平行的方式,在NJ个单位时间内连 续地 接收一组第一个矩阵中N列的NJ个数据元素,乘法装 置, 当上述的NJ个数据元素进入上述的输入平移暂存 器时运作 ,其作用为将已移入上述之平移暂存器的前一组NJ 个数据 元素与第二个矩阵中K行元素相乘,以得到输出矩 阵的一 组输出元素,其中,N,M,K,J都是大于1的整数,且M约 等于NJ。3.如申请专利范围2所述之电路中之N値等 于最接近M/J的 整数。4.如申请专利范围2所述之电路中之上述的 第二个矩阵为 一转换矩阵,其元素为常数。5.如申请专利范围2所 述之电路其中所述之乘法装置包含 一组共有NJ个暂存器单元的暂存器同时以平行位 元方式从 上述的输入平移暂存器中接收上述的(另一组)NJ个 元素, 且在M个单位时间内以位元连续方式同时输出上述 的NJ个 元素。6.如申请专利范围5所述之乘法器电路中之 乘法器,包含 :多数个记忆体装置,贮存上述第二个矩阵一行元 素所有 可能的和差,在上述的M个单位时间内,每一个上述 的记 忆体由上述的数据元素N列元素中的一列内每个元 素的一 个位元所组成的J位元模式来定址,以便由上述的 记忆体 内读取所贮存的上述的第2个矩阵中一列元素所有 可能和 差値中的一种,且每一个记忆体装置中的累加器用 以累加 由记忆体读出的和差値。7.一种使用矩阵乘法器 电路做矩阵乘法的方法,包含在NJ 个单位时间内,以平行位元的方式将矩阵中的第一 组N列 的NJ个数据元素平移进入输入平移暂存器,每个个 数据元 素的位元数均为M。在M个单位时间内当上述的NJ个 数据元 素平移进入上述的输入平移暂存器时,另一组前次 平移进 入平移暂存器M位元的NJ个数据元素平行地与第2个 矩阵K 行元素相乘,以得到输出矩阵的一组输出元素,其 中M,N ,J,K是大于1的整数,M约等于NJ。8.如申请专利范围7 所述之方法中之N为最接近M/J之整数 。9.如申请专利范围7所述之方法中之平行乘法的 步骤是使 用了离散数学。图1为基于离散数学所设计的传统 乘法电 路示意图。图2为使用于图1中,RAC单位的方块图。 图 3即为本发明所叙述的基于离散数学来设计之乘法 电路的 |
