| 发明名称 |
Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates. |
| 摘要 |
|
| 申请公布号 |
EP0615383(A3) |
申请公布日期 |
1995.01.11 |
| 申请号 |
EP19940101898 |
申请日期 |
1994.02.08 |
| 申请人 |
MATSUSHITA ELECTRIC IND CO LTD |
发明人 |
STEC KEVIN J;VAVRECK KENNETH E |
| 分类号 |
H04L7/033;H04N5/12;H04N5/44;H04N7/01;H04N9/64;H04N11/16;H04N11/20;(IPC1-7):H04N7/01 |
主分类号 |
H04L7/033 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
