| 主权项 |
1.一种用于制造具有一电容器架构之电子元件之方法,包含:于一介电材料膜上沉积一用于定义一第一电极之金属层;于该第一电极上沉积一第二介电层;将该介电材料膜曝露于一纯氮气电浆中以减少位于电介质/电极介面之电荷陷阱密度;以及于该第二介电层上沉积一第二金属层以定义该电容器架构之上部电极。2.一种用于制造一具有薄介电材料膜之电子元件之电容器架构之方法,该方法包含:(a)提供一基底;(b)于该基底上沉积一第一介电材料膜以定义一第一介电层;(c)于该第一介电层沉积一第一金属材料层;(d)制作该第一金属材料层的图样以定义一第一电极;(e)于该第一电极上沉积一介电材料层以定义一第二介电层;(f)将该第二介电层曝露于一纯氮气电浆中以减少位于该第一电极和该第二介电层之间介面的电荷陷阱密度;以及(g)形成一第二电极并覆置于该第二介电层上以完成该电容器架构。3.如申请专利范围第2项之方法,其中将该第二介电层曝露于电浆中之该步骤包含在基底温度落于100-500℃的范围时对不具氧气之氮气电浆之第一曝露步骤。4.如申请专利范围第2项之方法,其中该第二介电层乃一具有一介电常数大于5之金属氧化物。5.如申请专利范围第4项之方法,其中该第二介电层包含氧化钽。6.如申请专利范围第5项之方法,其中将第二介电层曝露于电浆中之该步骤包含在基底温度落于100-500℃的范围时对不具氧气之氮气电浆之第一曝露步骤并接着将该第二介电层曝露于一氧气电浆中。7.如申请专利范围第2项之方法,其中将该第二介电层曝露于电浆中之该步骤包含对一氧气电浆之第一曝露步骤并接着在基底温度落于100-500℃的范围时对一纯氮气电浆之曝露步骤。8.如申请专利范围第2项之方法,其中于该第一电极上沉积一介电材质之该步骤包含沉积一厚度介于2-10奈米之介电材料膜。9.如申请专利范围第2项之方法,其中该第一和第二电极乃由选自TiN、W、TaN及WN之金属所制成。10.如申请专利范围第2项之方法,其中该第二介电层包含Ta2O5。11.一种电子元件,具有一电容器,其包含有:一第一电极;一介电层,包含有氧化钽置于该电极上;以及一第二电极置于该介电层上,其中:该介电层与该第一电极间之介面包含有一过量氮离子,以减少位于该介面之电荷陷阱密度。12.一种场效电晶体,具有一电容器,其包含有:一第一电极;一介电层,包含有氧化钽置于该电极上;以及一第二电极置于该介电层上,其中:该介电层与该第一电极间之介面包含有一过量氮离子,以减少位于该介面之电荷陷阱密度。13.一种内含电容器架构之一具有一薄介电材料膜之电子元件中的制造方法,该方法包含:(a)提供一包含一具有至少一闸极电极之MOS元件之基底;(b)将一第一介电材料膜沉积于该MOS元件上,覆盖该闸极电极以定义一第一介电层;(c)将一第一金属材料层沉积于该第一介电层上;(d)制作该第一金属材料层之图样以定义一第一电极;(e)将一氧化钽层沉积于该第一电极以定义一第二介电层;(f)将该第二介电层曝露于一包含纯氮气之第一电浆及一包含氧气之第二电浆,其中该第一及第二电浆皆施用于一温度范围落于100-500℃之基底以减少位于该第一电极及该第二介电层之介面之电荷陷阱密度;以及(g)形成一覆盖该第二介电层之第二电极以完成该电容器架构。14.如申请专利范围第13项之方法,其中该第一及第二电浆乃依序施用,该第一电浆乃施用于该第二电浆之前。15.如申请专利范围第13项之方法,其中该第一及第二电浆乃依序施用,该第二电浆乃施用于该第一电浆之前。图式简单说明:图1为一DRAM单元之图示描述;图2为一流程图,表示用来制造一具有改良式电容器架构之电子元件之方法之步骤;图3为一剖面图,描述一场效元件及一具有一改良式介电层之电容器;图4为一图示,乃四种不同元件以电压为函数之电容値;以及图5为一图示,表示曝露于氮气电浆之后,矽上之一介电膜之组成深度轮廓(composition-depth profile)。 |
