A FLOATING GATE MEMORY ARRAY DEVICE HAVING IMPROVED IMMUNITY TO WRITE DISTURBANCE.

摘要

Un circuit de mémoire (10) à grille flottante électriquement programmable et effaçable est décrit. Le circuit de mémoire comprend une multiplicité de lignes d'adressage de colonne (26a, 26m), une multiplicité de lignes d'adressage de rangée (24a, 24n) et une multiplicité de lignes sources communes (36a2). Chacune des cellules mémoire (42) comprend une borne connectée à l'une des lignes d'adressage de colonne, une autre borne connectée à l'une des lignes d'adressage de rangée et une troisième connectée à l'une des lignes sources communes. Au moyen d'un circuit de sélection approprié (60a, 60n), une source de haute tension (22) peut être connectée, soit à la ligne d'adressage de rangée pour effacer les charges sur la grille flottante des cellules mémoires connectées à la ligne d'adressage de rangée choisie, soit à la ligne source commune pour programmer sélectivement les cellules mémoire connectées à la ligne source commune associée. De cette manière, l'on peut limiter les perturbations d'écriture.