发明名称 |
在硬件模拟加速器中提供外部阵列访问的方法和电路布置 |
摘要 |
一种电路布置和方法,所述电路布置和方法在执行模拟模型的模拟期间检测访问硬件模拟加速器中的存储器阵列的外部请求,并且访问所述存储器阵列而不停止所述模拟以响应检测到所述外部请求。可以例如通过检测所述外部请求以响应处理与所述模拟模型关联的指令流中的预定指令来提供所述功能,其中所述预定指令配置为确保所述存储器阵列的预定不活动周期。这样,在所述模拟处理期间可以从所述硬件模拟加速器外部访问所述存储器阵列而无需停止所述模拟,从而减少开销并提高模拟效率。 |
申请公布号 |
CN101000642A |
申请公布日期 |
2007.07.18 |
申请号 |
CN200710001557.7 |
申请日期 |
2007.01.05 |
申请人 |
国际商业机器公司 |
发明人 |
T·J·提尔特;J·H·小威斯特曼;G·E·冈瑟;V·久里什 |
分类号 |
G06F17/50(2006.01) |
主分类号 |
G06F17/50(2006.01) |
代理机构 |
北京市中咨律师事务所 |
代理人 |
于静;李峥 |
主权项 |
1.一种在硬件模拟加速器中执行硬件模拟的方法,所述方法包括:使用硬件模拟加速器在模拟模型上执行模拟;在执行所述模拟期间,检测访问布置在所述硬件模拟加速器内的存储器阵列的外部请求,其中所述外部请求源自所述硬件模拟加速器的外部;以及访问所述存储器阵列而不停止所述模拟以响应检测到所述外部请求。 |
地址 |
美国纽约 |