乱数产生装置

摘要

在乱数产生装置之环式振荡器(12)，使EX-OR闸(21)和4个之反向器(22)形成回路。该回路在起动信号为「L」位准时成为稳定状态，在起动信号为「H」位准时成为振荡状态。依照脉波幅比回路之延迟时间短之起动信号，在输出节点(N1~N5)依序产生在「H」位准和「L」位准之间之不确定状态之介稳状态。介稳状态之波形随着时间之经过逐渐变小和消失。因为介稳状态之寿命不能控制，所以介稳状态消失之节点系随机者。因此，计数器(13)之输出信号成为与介稳状态之寿命相关之真正乱数资料。因此，可以实现小型，小消耗电力，高性能之乱数产生装置。

主权项

1.一种乱数产生装置,其具备有: 复数个延迟电路,连接成回路状; 脉波产生电路,在上述复数个延迟电路所形成之回 路内,用来产生比上述复数个延迟电路之总延迟时 间短之脉波幅之脉波信号;及 计数器,连接到上述复数个延迟电路中之某一个延 迟电路之输出节点,计数上述脉波信号通过该输出 节点之次数,根据其计数値输出真正乱数资料信号 。 2.如申请专利范围第1项之乱数产生装置,其中 上述复数个延迟电路中之1个之延迟电路包含逻辑 闸电路; 上述逻辑闸电路之一方之输入节点,接受前段之延 迟电路之输出信号,其输出节点连接到后段之延迟 电路之输入节点;及 上述脉波产生电路对上述逻辑闸电路之另外一方 之输入节点施加起动信号,用来产生上述脉波信号 。 3.如申请专利范围第2项之乱数产生装置,其中 上述逻辑闸电路系互斥或逻辑和闸电路;及 上述1个延迟电路以外之各个延迟电路系反向器。 4.如申请专利范围第2项之乱数产生装置,其中 上述逻辑闸电路系NAND闸电路;和 上述1个延迟电路以外之各个延迟电路系反向器。 5.如申请专利范围第1项之乱数产生装置,其中 上述复数个延迟电路中每一个延迟电路系包含逻 辑闸电路; 各个逻辑闸电路之一方之输入节点接受前段之逻 辑闸电路之输出信号;及 上述脉波产生电路对各个逻辑电路之另外一方之 输入节点,施加起动信号用来产生上述脉波信号。 6.如申请专利范围第5项之乱数产生装置,其中 上述逻辑闸电路系NAND闸电路。 7.如申请专利范围第1项之乱数产生装置,其中 连接成回路状之延迟电路之数目系可以变更;及 上述脉波产生电路经由变更连接成回路状之延迟 电路之数目,用来产生上述脉波信号。 8.如申请专利范围第7项之乱数产生装置,其中 上述脉波产生电路在起动信号为第1电位之情况时 ,使第1数目之延迟电路连接成回路状,构成环式振 荡器,在上述起动信号为第2电位之情况时,使第2数 目之延迟电路连接成回路状,构成衰减电路。 9.如申请专利范围第7项之乱数产生装置,其中 上述脉波产生电路在起动信号为第1电位之情况时 ,使第1数目之延迟电路连接成回路状,构成第1环式 振荡器,在上述起动信号为第2电位之情况时,使第2 数目之延迟电路连接成回路状,构成第2环式振荡 器。 10.如申请专利范围第1项之乱数产生装置,其中上 述复数个延迟电路交替的包含有: 第1反向器,以第1延迟时间使输出信号从第1电位变 化成为第2电位,而以第2延迟时间使输出信号从第2 电位变化成为第1电位;及 第2反向器,以上述第2延迟时间使输出信号从第1电 位变化成为第2电位,而以上述第1延迟时间使输出 信号从第2电位变化成为第1电位。 11.如申请专利范围第1项之乱数产生装置,其中 具备有复数个计数器连接到互异之延迟电路之输 出节点;及 更具备有第1加算电路,用使来自上述复数个计数 器之真正乱数资料信号进行加算。 12.如申请专利范围第11项之乱数产生装置,其中 上述计数器系设置奇数个。 13.如申请专利范围第11项之乱数产生装置,其中 与上述复数个计数器对应之各个延迟电路之输出 信路之逻辑位准系相同。 14.如申请专利范围第11项之乱数产生装置,其中 具备有选择电路,从上述复数个计数器中,选择任 一个之计数器,只将被选择之计数器之输出信号施 加在上述第1加算电路。 15.如申请专利范围第11项之乱数产生装置,其中具 备有: 伪乱数产生电路,用来输出0和1之出现率相等之伪 乱数资料信号;及 第2加算电路,用来使来自上述第1加算电路之真正 乱数资料信号和来自上述伪乱数产生电路之伪乱 数资料信号进行加算,藉以输出乱数资料信号。 图式简单说明: 图1是表示本发明之实施例1之乱数产生装置之概 略构造之方块图。 图2是表示图1所示之真正乱数产生部之构造之方 块图。 图3是表示图2所示之环式振荡器和计数器之构造 之电路图。 图4A~4C是分别用来说明图3所示之环式振荡器和计 数器之动作之时序图。 图5是表示图1所示之线性回馈移位暂存器(Linear Feedback Shift Register, LFSR)之构造之电路图。 图6是表示图1所示之乱数储存部之构造之电路图 。 图7是用来说明图6所示之乱数储存部之动作之时 序图。 图8是表示本发明之实施例1之变更例之环式振荡 器和计数器之构造之电路图。 图9是表示本发明之实施例2之环式振荡器和计数 器之构造之电路图。 图10A~10C分别是用来说明图9所示环式振荡器和计 数器之动作之时序图。 图11是用来表示本发明之实施例3之环式振荡器之 构造之电路图。 图12是用来表示本发明之实施例3之变更例之环式 振荡器之构造之电路图。 图13是用来说明图3所示之环式振荡器未发生介稳 状态之情况时之动作之时序图。 图14A和14B是分别用来说明图12所示之环式振荡器 确实发生有介稳状态之动作之时序图。 图15是表示本发明之实施例4之环式振荡器之构造 之电路图。 图16是用来说明图15所示之环式振荡器之动作之时 序图。 图17是表示本发明之实施例5之环式振荡器之构造 之电路图。 图18是用来说明图17所示之环式振荡器之动作之时 序图。 图19是用来说明本发明之实施例5之变更例之环式 振荡器之构造之电路图。 图20是表示本发明之实施例6之环式振荡器之构造 之方块图。 图21是表示本发明之实施例7之环式振荡器和计数 器之构造之方块图。 图22是表示本发明之实施例8之乱数产生装置之概 略构造之方块图。 图23是用来说明图22所示之乱数产生装置之动作之 时序图。 图24是表示本发明之实施例8之变更例之乱数产生 装置之概略构造之方块图。 图25是用来说明图24所示之乱数产生装置之动作之 时序图。 图26是用来表示本发明之实施例9之乱数产生装置 之概略构造之方块图。 图27是表示本发明之实施例10之乱数产生装置之概 略构造之方块图。