| 摘要 |
<P>Ce synthétiseur comprend une boucle d'asservissement de phase (PLL) comportant successivement: un oscillateur variable (1); un mélangeur (2), recevant sur sa première entrée le signal produit par cet oscillateur variable et sur sa seconde entrée une fréquence de référence de base (FR4 ); une chaîne de réduction de fréquence; un comparateur de phase (6), recevant le signal délivré par cette chaîne de réduction de fréquence et une fréquence prédéterminée définissant le pas de variation (p) dont on souhaite que varie ladite fréquence de sortie; et un réseau passe-bas (8) délivrant en sortie la tension de commande de l'oscillateur variable. <BR/> Selon l'invention: <BR/> - la chaîne de réduction de fréquence est essentiellement dépourvue de diviseur de fréquence programmable et elle comporte, en cascade entre l'oscillateur variable et le circuit comparateur de phase, une pluralité d'étages changeurs de fréquence comprenant chacun un mélangeur hétérodyne (20, 20', 20") recevant d'une part le signal (FI2 , FI3 ) de l'étage changeur de fréquence précédent et d'autre part une fréquence de référence (FR2 , FR3 ) programmable, et délivrant en sortie, via un réseau de filtrage passe-bas (30, 30', 30"), le signal appliqué à l'étage changeur de fréquence suivant, <BR/> - la plage de variation des fréquences possibles en sortie des étages changeurs de fréquence va en se restreignant d'amont en aval de la chaîne de réduction de fréquence, et <BR/> - la détermination de la fréquence de sortie de l'oscillateur variable résulte essentiellement d'une combinaison des commandes desdites fréquences de référence programmables.</P>
|
