直接或交叉存储器存取用的存储器控制器

摘要

一种数据处理系统，包括一处理器，用以在直接存取方式或交叉存取方式下访问一在储器。该存储器包括至少两个存储体和两个为存储器地址译码的泽码器。该泽码器产生存储器体选择信号。在直接存取方式下，译码器的输出是根据哪一个存储体处于编址状态而产生的。在交叉存取方式下，两译码器输出经过逻辑“与”运算来选择包括所选存储体的地址范围的两个存储体。

主权项

1.一种数据处理系统，包括：一微处理器；一存储器，包括至少两个存储体，各存储体具有预定数量可编址的存储单元，且可由包括RAS信号在内的控制信号加以访问；一存储器控制器，用以控制对所述存储器的存储过程；和一总线，连接在所述微处理与所述存储器控制器之间，所述总线包括地址、数据和控制线路；所述微处理器工作时通过将各地址信号安置在所述地址线路上来启动存储器存取，且各控制信号确定所述控制线路上的读/写操作；其特征在于，所述存储器控制器包括：多个存储体地址译码器，连接到所述地址线路上，所述译码器有两个与所述各存储器有联系，各译码器根据对所述地址线路上地址译码当处于所述有关存储体的存储单元范围中时产生一存储体选择信号。一信号逻辑电路，其各输入端连接到所述两个译码器上，以便从该译码器接收所述存储体选择信号，并在所述存储体选择信号两者均为无效时产生无效的输出信号，所述逻辑电路还可以在工作时在所述存储体选择信号其中有一个为有效时产生有效输出信号；和存取方式控制装置，连接到所述逻辑电路和所述两个译码器的输出端上，所述存取方式控制装置有选择地设定，使其在直接存取方式或交叉存取方式下工作，当所述存取方式控制装置工作时，当设定到处于直接存取方式时，根据来自所述解码器之一的存储体选择信号产生单RAS信号，当所述存取方式控制装置设定到使其处于交叉存取方式时，根据来自所述逻辑电路的有效信号产生两个RAS信号。