| 发明名称 |
METHOD FOR SIMULATING LOGIC CIRCUIT |
| 摘要 |
|
| 申请公布号 |
JPH06337903(A) |
申请公布日期 |
1994.12.06 |
| 申请号 |
JP19930125992 |
申请日期 |
1993.05.27 |
| 申请人 |
HITACHI LTD |
发明人 |
NAGUMO TAKAHARU;KUDO YOSHIAKI;NISHIDA TAKAO;HARAGUCHI MAKOTO |
| 分类号 |
G06F11/25;G06F11/26;G06F17/50;(IPC1-7):G06F15/60 |
主分类号 |
G06F11/25 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
