Architecture de processeur multi-tâches.

摘要

La présente invention ooncerne une architecture de processeur pour exécuter une tâche courante parmi une pluralité de tâches possibles. L'architecture comprend: une pluralité de pointeurs d'instruction (IP) associés respectivement aux tâches possibles et contenant chacun l'adresse de l'instruction courante à exécuter de la tâche associée, un seul de ces pointeurs étant susceptible d'être validé à la fois pour fournir son contenu en tant qu'adresse à la mémoire; un décodeur de niveau de priorité (18) affectant un niveau de priorité prédéterminé à chaque signal de requête et validant le pointeur d'instruction associé au signal de requête actif de niveau de priorité le plus élevé; et des moyens (20) pour incrémenter le contenu du pointeur d'instruction validé et pour le réinitialiser à l'adresse de début du programme associé lorsque son contenu atteint l'adresse de fin du programme associé.