Instruction unit for processors in data processing systems.

摘要

Steigerung der Verarbeitungsleistung durch parallele Aufbereitung jeweils zweier Befehle, die nicht gleichzeitig die Operandenbereitstellungsstufe (RM) oder die anschließende Befehlsausführungseinheit (EX1) zur Ausführung benötigen, und durch Verdopplung der der Operandenbereitstellungsstufe (RM) vorangehenden Aufbereitungsstufen (PF, AC) unter Bildung zweier paralleler Verarbeitungslinien (A und B), die wahlweise die nachfolgende gemeinsame Stufe (RM) mit aufbereiteten Befehlen speisen, so daß Sprungbefehlsfolgen frühzeitig über die jeweils andere Verarbeitungslinie parallel zur linearen Befehlsfolge aufbereitet werden können, bis die Sprungentscheidung gefallen ist. <IMAGE>