发明名称 PLL Circuit Having a Multiloop, and FM Receiving Method and Apparatus Able to Utilize the Same
摘要
申请公布号 CA2121390(A1) 申请公布日期 1994.10.28
申请号 CA19942121390 申请日期 1994.04.15
申请人 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. 发明人 AOYAMA, SYUJI;FUNAHASHI, TAKAO;KUBO, KIYOSHI;OKAWA, YASUHITO;SATO, TAKESHI;TAKAHASHI, HIROSHI
分类号 H03L7/087;(IPC1-7):H03L7/18 主分类号 H03L7/087
代理机构 代理人
主权项
地址