| 摘要 |
<p>Bei der Erfindung handelt es sich um eine Einrichtung für eine Digital-Signalprozessor-Platine zur Anpassung eines schnellen Prozessors an langsame Bauteile. In der Mikroporzessortechnik bzw. in der elektronischen Datenverarbeitung kommt es häufig vor, daß in einer Anlage sowohl ein schneller Bus, auf den oft zugegriffen wird, als auch ein langsamer Bus, an welchem langsame Peripherie angeschlossen ist, enthalten sind. Dabei ergibt sich sehr oft das Problem, daß aus Kostengründen lediglich ein Prozessor für beide Busse eingesetzt werden soll. Erfindungsgemäß erfolgt mittels eines Hold-time Enhancers (21) eine Trennung der Digital-Signalprozessor-Platine (11) in einen High speed-Busbereich (53) und einen Low speed-Busbereich (54). Der Hold-time Enhancer (21) ist über Datenbusse (26, 27 bzw. 28, 30) mit dem High speed-Busbereich (53) sowie dem Low speed-Busbereich (54) verbunden (Fig. III). Die Erfindung ist vorteilhaft, weil es durch die Trennung mittels eines Hold-time Enhancers möglich ist, unter Verwendung nur eines Prozessors zwei Busbereiche mit jeweils genau definiertem Verwendungszweck zu erstellen.</p> |
