一种用于将时滞降低到最小的方法和装置

摘要

一种在数字同步系统中将时滞降低到最小的方法和装置。该装置包括N个驱动电路，每个驱动电路有P个缓冲器，而每个缓冲器具有一个输入和一个输出。每个驱动电路具有一个δ₁、δ₂、δ₃、δ₄……δ_n的延迟。在这些缓冲器中，N-1个是备用的，而剩余P-(N-1)个缓冲器的输入端并行相互连接。备用缓冲器使用如下：自一个信号源输出的信号加到N个驱动电路的每一个中的一个第一缓冲器的输入，在此信号经过了一个延迟。

主权项

1、一种确保在从第一数目(N)的驱动电路的输出端输出的信号之间最小时差的方法，每个驱动电路包括第二数目(P)的缓冲器，其中每一个缓冲器都具有一个输入和输出，每个驱动电路具有相应的时间延迟(δ1、δ2)，用于响应来自一个信号源的到达每个驱动电路的一个缓冲器的输入端的信号，其中来自所述信号源的信号以这样一个方式通过驱动电路以使得相对于来自所述信号源的信号，输出信号将具有一个等于各驱动电路中延迟之和的总延迟，其特征在于：-在每个驱动电路中备有N-1个缓冲器并在每个所述备用的缓冲器中以这样一种方式重复地延迟源信号，以便将所述信号在每个N-1个不同驱动电路中顺序延迟，其中N是一个大于2的整数；-用一种已知的方法将在每个驱动电路上剩余末用的N-(N-1)个缓冲器的输入端并行连接起来；-将经过N-1步延迟的信号经过一个最后的延迟，所述信号分别加在一个相应的所述驱动电路上，更确切地说是加在所述的并行连接的输入端，由此在所有驱动电路上所述剩余P-(N-1)个缓冲器输出端上输出的信号具有一个相对延迟，该相对延迟等于所述的总和(δ1+δ2+δ3+δ4…+δN)。