| 主权项 |
1.一种后程式化的光罩式唯读记忆体积体电路包括:一基底;以及复数个记忆细胞形成于该基底上,每一个记忆细胞均包括串接的一电晶体和一二极体结构,每一个电晶体结构均包含一汲极层、一通道层、和一源极层,以直立方向重叠的方式,形成于该基底上,每一个电晶体结构也包含一闸极区形成于该基底上,而且该些闸极区与该些汲极/通道/源极区系以水平方向相邻的方式交错安排。2.如申请专利范围第1项所述之积体电路,其中每一个二极体结构均是由形成于该基底和该汲极/通道/源极区之间的一二极体层构成的。3.如申请专利范围第1项所述之积体电路,其中每一个二极体结构均是由形成于该汲极/通道/源极区上方的一二极体层构成的。4.如申请专利范围第2或3项所述之积体电路,其中当该后程式化的光罩式唯读记忆体积体电路要进行程式化时,可利用一离子植入法来达成。5.如申请专利范围第4项所述之积体电路,其中该积体电路更包括一护层,形成于该些汲极/通道/源极区和闸极区之上;以及复数个焊垫开口,形成于指定的区域中。6.如申请专利范围第2或3项所述之积体电路,其中当该后程式化的光罩式唯读记忆体积体电路要进行程式化时,可利用一蚀刻法,将指定的闸极区蚀刻掉一部份。7.一种后程式化的光罩式唯读记忆体积体电路的制造方法,包括下列步骤:提供一基底;以及形成复数个记忆细胞于该基底上,其中所形成的每一个记忆细胞均包括串接的一电晶体和一二极体结构,每一个电晶体结构均包含一汲极层、一通道层、和一源极层,以直立方向重叠的方式,形成于该基底上,每一个电晶体结构也包含一闸极区形成于该基底上,而且该些闸极区与该些汲极/通道/源极区系以水平方向相邻的方式交错安排。8.如申请专利范围第7项所述之制造方法,其中每一个二极体结构均是由形成于该基底和该汲极/通道/源极区之间的一二极体层构成的。9.如申请专利范围第7项所述之制造方法,其中每一个二极体结构均是由形成于该汲极/通道/源极区上方的一二极体层构成的。10.如申请专利范围第8或9项所述之制造方法,其中当该后程式化的光罩式唯读记忆体积体电路要进行程式化时,包括一离子植入步骤来达成程式化的目的。11.如申请专利范围第10项所述之制造方法,其中在该离子植入步骤之前,更包括形成一护层于该些汲极/通道/源极区和闸极区之上;以及形成复数个焊垫开口于指定的区域中等步骤。12.如申请专利范围第8或9项所述之制造方法,其中当该后程式化的光罩式唯读记忆体积体电路要进行程式化时,包括一蚀刻步骤,将指定的闸极区蚀刻掉一部份。13.一种后程式化的光罩式唯读记忆体积体电路的制造方法,包括下列步骤:(a)提供一基底,该基底上具有复数个元件区底层和隔绝区,以交错的方式排列;(b)沉积一汲极层在该基底上;(c)利用一离子植入步骤,在该汲极层的指定区域中,形成复数个汲极区;(d)沉积一通道层在该汲极层上;(e)沉积一源极层在该通道层上;(f)利用一蚀刻步骤,将汲极层、通道层、和源极层部份蚀刻掉,形成复数个间隔的直立式汲极/通道/源极区结构;(g)形成一闸极氧化物层;以及(h)在该些直立式汲极/通道/源极区结构之间,形成复数个闸极区。14.如申请专利范围第13项所述之制造方法,其中当该后程式化的光罩式唯读记忆体积体电路要进行程式化时,包括下列步骤:(i)利用一离子植入步骤,编码到指定的通道区中。15.如申请专利范围第14项所述之制造方法,其中在步骤(i)之前,可更包括下列步骤:(j)沉积一护层;以及(k)形成复数个焊垫开口在指定的区域中。16.如申请专利范围第13项所述之制造方法,其中当该后程式化的光罩式唯读记忆体积体电路要进行程式化时,包括下列步骤:(l)利用一蚀刻步骤,将指定的闸极区蚀刻掉一部份。17.如申请专利范围第13.14.15或16项所述之制造方法,在步骤(f)和(g)之间,更包括在每一汲极/通道/源极区上方,形成一二极体层。第1a至1d图是描述依照本发明一较佳实施例的一种后程式化的光罩式唯读记忆体之制造方法的上视流程图。第2a至2d图是描述本发明第1a至1d图所示的制造方法之对应前视剖面流程图。第3a至3d图是描述本发明第1a至1d图所示的制造方法之对应侧视剖面流程图。第4a图是描述本发明的后程式化的光罩式唯读记忆体利用离子植入法进行程式化的上视示意图。第4b图是描述本发明的后程式化的光罩式唯读记忆体利用离子植入法进行程式化的前视剖面示意图。第5图是描述本发明的后程式化的光罩式唯读记忆体利用蚀刻法进行程式化的前视剖面示意图。第6图是本发明第1a至1d图、第2a至2d图、以及3a至3d图所示的后程式化的光罩式唯读记忆体结构所形成之部份电路示意图。第7a图是依照本发明另一较佳实施例的一种后程式化的光罩式唯读记忆体结构之前视剖面示意图。第7b图是本发明第7a图所示的后程式化的光罩式唯 |
