| 摘要 |
UN APARATO PARA EL ALMACENAMIENTO INTERMEDIO Y LA VERIFICACION DE PARIDAD DE DATOS DIGITALES COMUNICADOS ENTRE BARRAS DE DATOS, PRIMERA Y SEGUNDA,QUE COMPRENDE:UNA PLURALIDAD DE CIRCUITOS DE ALMACENAMIENTO DE BIT BIDIRECCIONALES, CADA UNO INCLUYENDO: UN PRIMER TRAYECTO DE DATOS COMPRENDIENDO UN RECEPTOR QUE TIENE UNA ENTRADA CONECTADA A LA PRIMERA BARRA DE DATOS Y UNA SALIDA CONECTADA AUN NODO DE CIRCUITO, MEDIOS ENCLAVADORES TENIENDO UNA TERMINAL CONECTADA AL NODO DE CIRCUITO PARA RETENER DATOS SELECTIVAMENTE EN EL MISMO Y UN EXCITADOR TENIENDO UNA ENTRADA CONECTADA AL NODO DE CIRCUITO Y UNA SALIDA CONECTADA A LA SEGUNDA BARRA DE DATOS, UN SEGUNDO TRAYECTO DE DATOS QUE TIENE UN RECEPTOR CON UNA ENTRADA CONECTADA A LA SEGUNDA BARRA DE DATOS, MEDIOS ENCLAVADORES CON UNA TERMINAL CONECTADA AL NODO DE CIRCUITO PARA RETENER DATOS SELECTIVAMENTE EN EL NODO DE CIRCUITO,Y UN EXCITADOR CON UNA ENTRADA CONECTADA AL NODO DE CIRCUITO Y UNA SALIDA CONECTADA A LA PRIMERA BARRA DE DATOS, MEDIOS PARA CONTROLAR LOS EXCITADORES PARA SITUAR SELECTIVAMENTE LA SALIDA DE DICHOS EXCITADORES EN UNA EXCITACION ACTIVA O EN UN ESTADO DE ALTA IMPEDANCIA, Y MEDIOS PARA CONTROLAR CADA UNA DE LOS ENCLAVADORES DE DATOS PARA RETENER DATOS SELECTIVAMENTE EN EL CORRESPONDIENTE NODO DE CIRCUITO O PARA PERMITIR LA SALIDA DEL RECEPTOR EN EL NODO DE CIRCUITO CORRESPONDIENTE PARAVARIAR LOS DATOS EN EL NODO DE CIRCUITO CORRESPONDIENTE;Y MEDIOS GENERADORES DE PARIDAD CONECTADOS EN EL PRIMER TRAYECTO DE DATOS DEL NODO DE CIRCUITO EN CADA UNO DE LOS CIRCUITOS DE ALMACENAMIENTO DE BIT BIDIRECCIONALES PARA GENERAR UNA SENAL DE PARIDAD SENSIBLE A LOS DATOS EN DICHO PRIMER TRAYECTO DE DATOS DE LOS NODOS DE CIRCUITO.
|
