首页
产品
黄页
商标
征信
会员服务
注册
登录
全部
|
企业名
|
法人/股东/高管
|
品牌/产品
|
地址
|
经营范围
发明名称
METHOD FOR OPTIMIZING LOGIC CIRCUIT DELAY TIME
摘要
申请公布号
JPH06231204(A)
申请公布日期
1994.08.19
申请号
JP19930015997
申请日期
1993.02.03
申请人
NEC CORP
发明人
YOSHIKAWA HIROSHI
分类号
G06F17/50;(IPC1-7):G06F15/60
主分类号
G06F17/50
代理机构
代理人
主权项
地址
您可能感兴趣的专利
水泥混凝土桥面热喷聚合物改性沥青防水粘结层铺装结构及施工方法
一种缅纸及其制备方法与应用
保险杠安装构造
含车前草的便携式中草药保健烟
一种用于压缩机的油气分离消声器
用于生产均一颗粒的聚酰胺铸造
一种混合型中低温粘结剂
用于制造烟草加工业的多段过滤嘴的方法以及多段过滤嘴制造装置
一种高容量富锂正极材料及其制备方法
过程防坠器
一种基于真空搅拌桶的物料搅拌工艺
一种多功能茶叶清洗机
基板剥离方法以及基板剥离装置
用于检测人类EGFR基因突变的引物及方法
具有相分离的双组分聚氨酯体系
抗冲击型水泥墩桩
一种广西青梅营养杯育苗方法
一种用于沉降无砟轨道中线偏移纠偏方法
适合治疗关节炎的毛睛与人造毛皮复合面料服装
饮用水处理过程中溴酸根生成量的控制方法