LOGIC LEVEL SHIFTER.

摘要

Dispositif de décalage de niveau logique, caractérisé par une première étape d'inversion (24) qui décale un signal d'entrée vers le bas et vers un niveau inférieur, et une seconde étape d'inversion (26) qui décale le niveau inférieur vers le haut pour atteindre un niveau de signal de sortie supérieur au niveau du signal d'entrée. Un circuit de réaction (48) du signal de sortie est utilisé pour éliminer virtuellement toute consommation de courant statique lorsque le niveau logique d'entrée équivaut à 0. Le procédé de l'invention consiste à décaler vers le base une plage de tensions d'entrée vers une plage inférieure de tension, puis à décaler vers le haut la plage inférieure de tensions vers une plage de tensions de sortie supérieure à la plage d'entrée. Une première inversion a lieu de préférence lors du décalage vers le bas, et une seconde inversion lors du décalage vers le haut. Une étape de détection permet de détecter la tension de sortie afin de réduire la consommation de courant statique au cours du procédé.