| 发明名称 |
DESIGNING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT FOR EVALUATION |
| 摘要 |
|
| 申请公布号 |
JPH06224300(A) |
申请公布日期 |
1994.08.12 |
| 申请号 |
JP19930010809 |
申请日期 |
1993.01.26 |
| 申请人 |
HITACHI LTD |
发明人 |
FUKUDA HIDEKI;HAGIWARA YOSHIMUNE;ITO TATSU;TORII SHUICHI;OZAWA TOKINORI;YAMASHIRO OSAMU |
| 分类号 |
G06F17/50;H01L21/82;H01L27/02;(IPC1-7):H01L21/82 |
主分类号 |
G06F17/50 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
