| 摘要 |
<p>Un circuit de discrimination de fréquence numérique comprend un détecteur de front (170) couplé pour recevoir un signal de transmission (RD+, RD-) afin de produire un signal (171) détecté au front, un rythmeur (180) de front comprenant un registre à décalage synchronisé par le signal d'horloge (160) et dont le signal détecté au front constitue une entrée de données, ainsi qu'un sous circuit de détermination de temporisation présentant comme entrées de détections de front une pluralité de bits du registre à décalage couplés, destiné à déterminer et à produire un signal de temporisation (181) indiquant si une ou plusieurs des entrées de détection de front représente une détection de front, ainsi qu'un circuit (190) d'automate fini couplé pour recevoir le signal d'horloge, le signal détecté au front, et le signal de temporisation afin de produire un signal de déblocage (150) indiquant si le signal de transmission satisfait les conditions de discrimination de fréquence.</p> |
