Der erfindungsgemäße Mikroprozessor weist eine integrierte Bussteuereinheit (9) auf, welche einen Schreib-Pufferspeicher (2) der Tiefe n >= 1 hat, der über einen ersten Bus (1) mit einer CPU verbunden ist. Weiterhin ist eine Busschnittstelleneinheit (3) sowie eine "Timing"-Steuereinheit (4), die mit mindestens einem zweiten Bus (5) verbunden ist, vorgesehen. Die Busschnittstelleneinheit (3) sowie die "Timing"-Steuereinheit (4) steuern unabhängig von der CPU den zeitlichen Ablauf der Signale auf dem mitintegrierten Bus (5). <IMAGE>
