| 发明名称 | 在集成电路中形成隔离的方法和结构 | ||
| 摘要 | 在集成电路中形成电隔离的方法和结构。利用氮化硅场氧化掩模(18)之下的热生长二氧化硅和化学汽相淀积的二氧化硅叠层(14)实现无缺陷的场氧化隔离。该二氧化硅的叠层(14)形成在硅衬底(12)上，然后再在其上淀积一层氮化硅。继而将氮化硅光刻成型，以形成在硅衬底(12)上限定隔离区(22)的场氧化掩模(18)。在硅衬底(12)的隔离区(22)上生长场氧化物(34)，接着除去场氧化掩模(18)。 | ||
| 申请公布号 | CN1087751A | 申请公布日期 | 1994.06.08 |
| 申请号 | CN93118940.3 | 申请日期 | 1993.10.15 |
| 申请人 | 莫托罗拉公司 | 发明人 | 詹姆斯·R·菲斯特;普拉斯汉特·肯克阿伦;肯特·J·库珀;比切-彦-古彦 |
| 分类号 | H01L21/76 | 主分类号 | H01L21/76 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王以平 |
| 主权项 | 1、一种在集成电路中形成隔离结构(34)的方法，其特征在于下列步骤：提供一具有一主表面的半导体衬底(12)；形成覆盖在半导体衬底(12)主表面上的热生长和淀积的二氧化硅的叠层(14)；形成覆盖在叠层(14)上的氧化掩模层(16)；对氧化掩模层(16)进行光刻成形，留下氧化掩模层(16)的保留部分(18)覆盖在半导体衬底(12)上，限定出半导体衬底(12)的隔离区(22)；在半导体衬底(12)的隔离区(22)形成电隔离结构(34)；除去氧化掩模层(16)的保留部分(18)。 | ||
| 地址 | 美国伊利诺斯 | ||