| 摘要 |
Un sistema procesador de señal, controlado por colector, incluye un colector de datos en serie que tiene primera y segunda líneas colectoras (SERBUS1, SERBUS2) para acoplar diversos procesadores subsidiarios (160, 150), a un procesador de control maestro (CONTROL pC). Los dispositivos subsidiarios requieren más de un protocolo de colector de datos. Cada dispositivo subsidiario tiene un terminal de reloj colector (CLOCK, SCL) y un terminal de datos de colector (DATA, SDA). Los dispositivos subsidiarios, dedicados a un protocolo tienen sus terminales de reloj conectados a la primera linea de colector, y sus terminales de datos conectados a la segunda línea de colector. Los dispositivos subsidiarios, dedicados a otro protocolo, tienen sus terminales de datos conectados a la primera línea de colector y sus terminales de reloj conectados a la segunda línea de colector. El procesador de control cambia el protocolo que se está usando para generar transmisiones de colector, según se necesite, y cambia la función de las dos líneas de colector cuando se conmutan entre protocolos de colector para prevenir que ocurran ciertas condiciones de conflicto de colector.
|
