Bi-MOS logic circuit having a switch circuit for discharging electrical charge accumulated in a parasitic capacitor.,申请号EP19900102105-传众专利搜索

发明名称	Bi-MOS logic circuit having a switch circuit for discharging electrical charge accumulated in a parasitic capacitor.
摘要
申请公布号	EP0381238(B1)	申请公布日期	1994.05.25
申请号	EP19900102105	申请日期	1990.02.02
申请人	KABUSHIKI KAISHA TOSHIBA;TOSHIBA MICRO-ELECTRONICS CORPORATION	发明人	UENO, MASAJI, C/O INTELLECTUAL PROPERTY DIVISION;OFUSA, KUMI, C/O INTELLECTUAL PROPERTY DIVISION
分类号	H03K3/286;H03K3/356;H03K19/00;H03K19/003;H03K19/08;H03K19/0944;(IPC1-7):H03K19/003;H03K19/082;H03K19/094	主分类号	H03K3/286
代理机构		代理人
主权项
地址